復(fù)習(xí)半導(dǎo)體物理

半導(dǎo)體集成電路MOS晶體管的動作

MOS晶體管實質(zhì)上是一種使電流時而流過，時而切斷的開關(guān)n+n+P型硅基板柵極（金屬）絕緣層（SiO2）半導(dǎo)體基板漏極源極N溝MOS晶體管的基本結(jié)構(gòu)源極(S)漏極(D)柵極(G)MOSFET的基本結(jié)構(gòu)VG=0VS=0VD=0柵極電壓為零時，存儲在源漏極中的電子互相隔離VGS>0時，溝道出現(xiàn)耗盡區(qū)，至VGS>VTH時，溝道反型，形成了連接源漏的通路。++++++++VGVD電流SVDS較小時，溝道中任何一處電壓的柵－溝道電壓都大于閾值電壓，隨著VDS的增大，電場強度增大，電子漂移速度增大，因此電流隨著VDS的增大而增大。（線性區(qū)，非飽和區(qū)）隨著VDS進(jìn)一步增大至VDS>=VGS-VTH(即VGD<VTH)時，靠近漏端邊緣的溝道出現(xiàn)夾斷，晶體管進(jìn)入飽和區(qū)。隨著VDS的增大，夾斷區(qū)向源區(qū)移動，電壓的增加主要降落在夾斷點至漏端邊緣的高阻區(qū)，溝道電子被橫向強電場拉至漏極，漏源電流基本上不隨VDS的增大而變化。雙極晶體管的單管結(jié)構(gòu)及工作原理雙極器件：兩種載流子（電子和空穴）同時參與導(dǎo)電發(fā)射區(qū)N+集電區(qū)N基區(qū)P發(fā)射結(jié)收集結(jié)發(fā)射極集電極基極BECnpN+結(jié)構(gòu)特點：1.發(fā)射區(qū)摻雜濃度最大，基區(qū)次之，集電極最小2.基區(qū)寬度很窄，遠(yuǎn)小于少子擴散長度。NNPECB當(dāng)發(fā)射結(jié)正偏（VBE>0)，集電結(jié)反偏（VBC<0)時，為正向工作區(qū)。電子流空穴流Ie=Ic+Ib令則共基極短路電流增益共射極短路電流增益正向工作區(qū)發(fā)射結(jié)正偏，發(fā)射極發(fā)射電子，在基區(qū)中擴散前進(jìn)，大部分被集電極反偏結(jié)收集：(接近于1）具有電流放大作用：

當(dāng)發(fā)射結(jié)正偏（VBE>0)，集電結(jié)也正偏（VBC>0)時(但注意，VCE仍大于0)，為飽和工作區(qū)。NNPECB1.發(fā)射結(jié)正偏，向基區(qū)注入電子，集電結(jié)也正偏，也向基區(qū)注入電子（遠(yuǎn)小于發(fā)射區(qū)注入的電子濃度），基區(qū)電荷明顯增加（存在少子存儲效應(yīng)），從發(fā)射極到集電極仍存在電子擴散電流，但明顯下降。2.不再存在象正向工作區(qū)一樣的電流放大作用，即不再成立。3.對應(yīng)飽和條件的VCE值，稱為飽和電壓VCES，其值約為0.3V，深飽和時VCES達(dá)0.1～0.2V。

當(dāng)VBC>0

，VBE<0時，為反向工作區(qū)。工作原理類似于正向工作區(qū)，但是由于集電區(qū)的摻雜濃度低，因此其發(fā)射效率低，

很小（約0.02）。當(dāng)發(fā)射結(jié)反偏（VBE<0),集電結(jié)也反偏（VBC<0)時，為截止區(qū)。NNPECB反向工作區(qū)集成雙極晶體管的有源寄生效應(yīng)C(n)B(p)E(n+)npnpnpS(p)雙極晶體管的四種工作狀態(tài)VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)ppnnIEECSIBICISI1I2I3V1V2V3雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效電路隱埋層作用：1.減小寄生pnp管的影響2.減小集電極串聯(lián)電阻襯底接最低電位VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)集成雙極晶體管的有源寄生效應(yīng)C(n)B(p)E(n+)npnpnpS(p)

NPN管工作于正向工作區(qū)和截止區(qū)的情況VBC<0npn管VEB_pnp<0VS=0VCB_pnp<0截止正向工作區(qū)和截止區(qū)寄生晶體管的影響可以忽略pnp管VEB_pnp=VBC_npn>0VS=0VCB_pnp<0pnp管VBC>0npn管VBE<0集成雙極晶體管的有源寄生效應(yīng)C(n)B(p)E(n+)npnpnpS(p)

NPN管工作于反向工作區(qū)的情況正向工作區(qū)反向工作區(qū)寄生晶體管對電路產(chǎn)生影響VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)VEB_pnp=VBC_npn>0VS=0VCB_pnp<0pnp管VBC>0npn管飽和工作區(qū)VBE>0集成雙極晶體管的有源寄生效應(yīng)C(n)B(p)E(n+)npnpnpS(p)

NPN管工作于飽和工作區(qū)的情況正向工作區(qū)寄生晶體管對電路產(chǎn)生影響VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)常用集成電阻器基區(qū)擴散電阻發(fā)射區(qū)擴散電阻、埋層擴散電阻基區(qū)溝道電阻、外延層電阻離子注入電阻多晶硅電阻、MOS電阻氧化膜pnnP型擴散層（電阻）基區(qū)擴散電阻（Rs=100-200/)Rs為基區(qū)擴散的薄層電阻L、W為電阻器的長度和寬度端頭修正拐角修正因子橫向擴散修正因子薄層電阻值Rs的修正小阻值電阻可采用胖短圖形一般阻值電阻可采用瘦長圖形對大阻值電阻可采用折疊圖形VCCLw集成電路中的無源元件2電容導(dǎo)電層絕緣層氧化膜pN+平板型電容雙極集成電路中的MOS電容器鋁電極N-epitox=100nm時，CA=3.45e-4pF/um230pF需約0.1mm2特點：1.單位面積電容值較小2.擊穿電壓BV較高（大于50V）隔離槽N＋BV＝EBtox絕緣層的擊穿電場強度（5～10）×106V/cm主要內(nèi)容簡易TTL邏輯門2.四管單元TTL邏輯門3.五管單元TTL邏輯門VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)CBEnpn正向工作區(qū)IBICIEIE=IB+IC反向工作區(qū)IBICIEIC=IB+IE飽和工作區(qū)CBEVCES截止區(qū)CBE簡易TTL與非門ABCR1R2VCCVOB1B2T1T2兩管單元TTL與非門工作原理R1R2VCCB1ABC4K4K4K4K幾個假設(shè)：1.發(fā)射極正向壓降，當(dāng)晶體管正向工作時，取VbeF=0.7V，而當(dāng)晶體管飽和時，取VbeS=0.7V.2.集電結(jié)正向飽和壓降，取VbcF=0.6~0.7V。3.晶體管飽和壓降，當(dāng)T1管深飽和時，因Ic幾乎為零，取VceS＝0.1V，其余管子取VceS＝0.3V簡易TTL與非門1.輸入信號中至少有一個為低電平的情況R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2輸出高電平時電路供給負(fù)載門的電流0.4VIOHT2管的集電結(jié)反偏，Ic1很小，滿足βIB1>Ic1，T1管深飽和，VOCS1=0.1V，VB2=0.4V簡易TTL與非門2.輸入信號全為高電平R1R2VCCB1ABC1.4VVOH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的發(fā)射結(jié)反偏,集電結(jié)正偏,工作在反向有源區(qū),集電極電流是流出的,T2管的基極電流為:IB2=-IC1=IB1+bIB1≈IB1（b<0.01)IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管飽和，T2管的飽和電壓VCES=0.3V∴VOL=0.3VABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大區(qū)假設(shè):?F=20,?R=0.02IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA-IE1=?RIB1=0.02*0.9=0.018mA-IC1=(?R+1)IB1=0.918=IB2假設(shè)T2管工作在正向放大區(qū)在R2上產(chǎn)生的壓降為18mA*4K=72V4K4K不成立有效低電平輸出Vin輸入低電平有效范圍0VIL有效高電平輸出Vout輸入高電平有效范圍VIHVDD過渡區(qū)VOHVOL噪聲噪聲幅值＋VOL<VIL噪聲幅值<VIL-VOL高電平噪聲噪聲幅值＋VIH<VOH噪聲幅值<VOH-VIH低電平NMH=VOH-VIHNMH=VOH-VIH噪聲抑制與噪聲容限高噪聲容限低噪聲容限兩管單元TTL與非門的靜態(tài)特性-負(fù)載能力...能夠驅(qū)動多少個同類負(fù)載門正常工作NN扇出ABCR1R2VCCB1B2T1T24K4K1.求低電平輸出時的扇出解：負(fù)載電流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。。。IILN個ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K≈1.1mA解得：NN≈3ABCR1R2VCCB1B2T1T24K4K2.求高電平輸出時的扇出要求保證輸出高電平≥3V解：負(fù)載電流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。。。IIHN個ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2≥3VNN=25＝25ABCR1R2VCCVOB1B2T1T2簡易TTL與非門的缺點1.輸入抗干擾能力小2.電路輸出端負(fù)載能力弱3.IB2太小，導(dǎo)通延遲改善小四管單元與非門典型四管單元TTL與非門ABCR1R2VCCVOB1B2T1T2T3T5T2管使電路低電平噪聲容限VNML提高了一個結(jié)壓降，因此電路抗干擾能力增強。T3、T5構(gòu)成推挽輸出（又稱圖騰柱輸出），使電路負(fù)載能力增強。T5基極驅(qū)動電流增大，電路導(dǎo)通延遲得到改善。ABCR1R2VCCVOB1B2T1T2電平移位作用R3R4180ABCR1R2VCCVOB1B2T1T2兩管單元TTL與非門電路抗干擾能力小電路輸出端負(fù)載能力弱

IB2小，導(dǎo)通延遲較大四管單元TTL與非門T2管的引入提高了抗干擾能力有源負(fù)載的引入提高了電路的負(fù)載能力ABCR1R2VCCVOB1B2T1T2T5ABCR1R2VCCVOB1B2T1T2T5電路導(dǎo)通時，T2、T5飽和VO=VOL這時，T2管的集電極和輸出之間的電位差為：VC2-VO=VCES2+VBES5-VCES5≈VBES5=0.8VT5和D不能同時導(dǎo)通D起了電平移位的作用R5T3ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管構(gòu)成達(dá)林頓管，T4管不會進(jìn)入飽和區(qū)反向時T4管的基極有泄放電阻，使電路的平均延遲時間下降四管單元TTL與非門五管單元TTL與非門5管單元TTL與非門電路輸入級由多發(fā)射極晶體管T1和基極電組R1組成，它實現(xiàn)了輸入變量A、B、C的與運算輸出級：由T3、T4、T5和R4、R5組成其中T3、T4構(gòu)成復(fù)合管，與T5組成推拉式輸出結(jié)構(gòu)。具有較強的負(fù)載能力中間級是放大級，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個相位相反的電壓信號TTL與非門工作原理輸入端至少有一個接低電平0.3V3.6V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其它發(fā)射結(jié)均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微飽和狀態(tài)。T4：放大狀態(tài)。電路輸出高電平為：5V輸入端全為高電平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此輸出為邏輯低電平VOL=0.3V3.6V發(fā)射結(jié)反偏而集電極正偏.處于反向放大狀態(tài)T2：飽和狀態(tài)T3：Vc2=Vces2+Vbe5≈1V，使T3導(dǎo)通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：飽和狀態(tài)，TTL與非門工作原理TTL與非門工作速度存在問題：TTL門電路工作速度相對于MOS較快，但由于當(dāng)輸出為低電平時T5工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平，由于在基區(qū)和集電區(qū)有存儲電荷不能馬上消散，而影響工作速度。改進(jìn)型TTL與非門可能工作在飽和狀態(tài)下的晶體管T1、T2、T3、T5都用帶有肖特基勢壘二極管（SBD）的三極管代替，以限制其飽和深度，提高工作速度MOS晶體管的電流-電壓特性的經(jīng)典描述：薩氏方程

式中的λ是溝道長度調(diào)制因子，表征了溝道長度調(diào)制的程度

MOS晶體管的動作

MOS晶體管實質(zhì)上是一種使電流時而流過，時而切斷的開關(guān)n+n+p型硅基板柵極絕緣層（SiO2）半導(dǎo)體基板漏極源極N溝MOS晶體管的基本結(jié)構(gòu)非飽和區(qū)的電流方程推導(dǎo)飽和區(qū)的電流方程MOS晶體管L’溝道長度調(diào)制效應(yīng)VDSID非飽和區(qū)飽和區(qū)VDSsat=VGS-VTHn+n+p型硅基板GSD非飽和區(qū)的電流方程:飽和區(qū)的電流方程:記住ID(0<VDS<VGS-VTH)(0<VGS-VTH<VDS)NMOS晶體管的I/V特性-1VDSID非飽和區(qū)飽和區(qū)VDSsat=VGS-VTH漏極柵極源極SiO2WLmnCoxWLmn：為Si中電子的遷移率

Cox:為柵極單位電容量W:為溝道寬L:為溝道長CoxCox=eox/tOX常令Kn’＝mnCox,Kp’＝mpCox導(dǎo)電因子基本邏輯運算電路-反相器2nninout介紹飽和MOS負(fù)載反相器Vds=Vgs>Vgs-Vth只要開通，則工作在飽和區(qū)VIN

0VOUT=VDD-VTHL當(dāng)VGS=VDD-(VDD-VTHL)=VTHL時負(fù)載管關(guān)斷驅(qū)動管截止VIN

VDD驅(qū)動管非飽和導(dǎo)通,負(fù)載管飽和導(dǎo)通為使VOL接近0，要求gmL<<gmI有比電路E/EMOS反相器自舉反相器

ViVDDVo飽和型負(fù)載NMOS反相器MEMLE/E反相器的輸出高電平VDD比低—個VT預(yù)充偏置管MB自舉電容CBMBCBselfloading自舉電路基本邏輯運算電路-反相器2采用耗盡型，VGS=0時,一直工作處于導(dǎo)通狀態(tài)VIN

0VOUT=VDD驅(qū)動管截止VIN

VDD驅(qū)動管非飽和導(dǎo)通,負(fù)載管飽和導(dǎo)通有比電路nninoutMEMD

E/DMOS反相器

CMOS反相器工作原理VinVout當(dāng)輸入電壓Vin為高電平時，PMOS截止，NMOS導(dǎo)通，Vout=0當(dāng)輸入電壓Vin為低電平時，PMOS導(dǎo)通，NMOS截止，Vout=VDDVOL=0VOH=VDD在輸入為0或1（VDD)時，兩個MOS管中總是一個截止一個導(dǎo)通，因此沒有從VDD到VSS的直流通路，也沒有電流流入柵極，因此其靜態(tài)電流和功耗幾乎為0。這是CMOS電路低功耗的主要原因。CMOS電路的最大特點之一是低功耗。CMOS反相器的傳輸特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinNMOSVin<Vtn截止▉Vin-Vtn<Vout飽和▉

▉Vin-Vtn>Vout非飽和▉

▉PMOS(VDD-Vin)<-Vtp截止

▉

(VDD-Vin)+Vtp>VDD-Vout非飽和

▉▉(VDD-Vin)+Vtp<VDD-Vout

飽和

▉

▉VinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VtnVDD＋VtpVin<Vout＋VtpVDD+Vtp>Vin>Vout＋VtpVin>Vout＋VtnVtn<Vin<Vout＋VtnCMOS反相器的幾個重要參數(shù)VOHVOLVout=VinVinVoutVILVIHVM由倒相器電路結(jié)構(gòu)得倒相器p、n管各偏置電壓關(guān)系：（1）~（4）（5）~（8）則1.VIL的計算VILVIHVIN=VILVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對Vin求導(dǎo)，得令，且Vin=VIL,得由（1）（2）式聯(lián)立可求得VIL(2)RTNRDDTPoutILkVkVVVV++-+=12N管工作在飽和區(qū),P管工作在線性區(qū)(1)2.VIH的計算VILVIHVIN=VIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對Vin求導(dǎo)，得令，且Vin=VIH,得由（1）（2）式聯(lián)立可求得VIHN管工作在線性區(qū),P管工作在飽和區(qū)（1）RTNoutRTPDDIHkVVkVVV++++=1)2(（2）CMOS反相器的邏輯閾值VDDVINVMVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinN管和P管均工作在飽和區(qū)令VM=Vin得CMOS反相器的噪聲容限例考慮一個具有如下參數(shù)的CMOS反相器電路：計算電路的噪聲容限解:對于CMOS反相器來說,VOL=0V,VOH=3.3V當(dāng)VIN=VIL時,nMOS管工作在飽和區(qū),pMOS管工作在線性區(qū)則有:VILVIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin當(dāng)VIN=VIH時,nMOS管工作在線性區(qū),pMOS管工作在飽和區(qū)則有:1.17VILVIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinCMOS反相器的瞬態(tài)特性延遲時間tpd(傳播時間）

2.上升時間tr3.下降時間tfCMOS反相器的下降時間tfVin=VDD飽和區(qū)VinVout1.VOUT從90%VDD

下降到VDD-VTHN管的VDS>VGS-VTH,工作在飽和區(qū)CMOS反相器的下降時間tfVin=VDD線性區(qū)VinVout2.VOUT從VDD-VTH

下降到10%VDDN管的VDS<VGS-VTH,工作在線性區(qū)CMOS反相器的下降時間tfVin=VDDVinVout設(shè)VTN≈0.2VDD，則下降時間由N管的尺寸決定CMOS反相器的上升時間trVin=0VinVout設(shè)|VTP|≈0.2VDD，則上升時間由P管的尺寸決定如果N管和P管尺寸相等，KP≈0.5KN(μp≈0.5μn),則tr≈2tf，因此，若希望tr＝tf，則WP≈2WN

[例題]設(shè)計一個倒相器，要求tr=tf=25ns，VTN=1V，VTP=－1V，VDD=5V，柵氧化層厚度為50nm，負(fù)載電容CL=2pF，試計算NMOS管和PMOS管的寬長比(電子遷移率取μn=600cm2/V·s)。解由所給參數(shù)，得到αN=VTN/VDD=0.2，根據(jù)ε0和εSiO2的數(shù)值以及柵氧化層的厚度，可以計算得到單位面積柵電容Cox=6.9×10-8F/cm2，本征導(dǎo)電因子K’N=4.14×10-5A/V2，得

最后得到(W/L)N=1.43，近似取值2。將NMOS的寬長比乘2.5，得(W/L)p=2.5(W/L)N=5基本CMOS邏輯門--1反相器AOO=ApnAO兩輸入與非門O=A·BAOB兩輸入或非門O=A+BAOBnAOpnBp邏輯門的設(shè)計OpAnpBn復(fù)合邏輯門O=A·B+CAOBCABCOABCO=A·B+C·DAOBCOACBADBDDCO=(A+B)·(C+D)AOBCDOABCACDDB邏輯門的設(shè)計ExclusiveOR邏輯門邏輯門的設(shè)計2輸入EOR（異或門）ABOABO000011101110O=A·B+A·B=A·B+A·B=(A·B)·(A·B)=(A+B)·(A+B)AOBABO=(A+B)·(A+B)OABAAABBBBBAA1/14/2023西安理工大學(xué)電子工程系余寧梅復(fù)合邏輯門調(diào)整邏輯關(guān)系式，使得輸出為負(fù)邏輯邏輯關(guān)系為與時，NMOS串聯(lián)、PMOS并聯(lián)邏輯關(guān)系為或時，NMOS并聯(lián)、PMOS串聯(lián)改變尺寸可調(diào)整輸入閾值或速度邏輯門的設(shè)計CMOS反相器版圖PolysiliconInOutVDDGNDPMOS2lMetal1NMOSContactsNWell反相器一、兩管串聯(lián)：MOS管的串、并聯(lián)特性晶體管的驅(qū)動能力是用其導(dǎo)電因子k來表示的，k值越大，其驅(qū)動能力越強。多個管子的串、并情況下，其等效導(dǎo)電因子應(yīng)如何推導(dǎo)？VdVgT1T2K1K2VmVsVdVsVgKeff比較（3）（4）得：同理可推出N個管子串聯(lián)使用時，其等效增益因子為：二、兩管并聯(lián)：VdVsVgKeffVdVgK1K2Vs同理可證，N個Vt相等的管子并聯(lián)使用時：在一個組合邏輯電路中，為了使各種組合門電路之間能夠很好地匹配，各個邏輯門的驅(qū)動能力都要與標(biāo)準(zhǔn)反相器相當(dāng)。即在最壞工作條件下，各個邏輯門的驅(qū)動能力要與標(biāo)準(zhǔn)反相器的特性相同。與非門電路的驅(qū)動能力設(shè)：標(biāo)準(zhǔn)反相器的導(dǎo)電因子為Kn=Kp，邏輯門：Kn1=Kn2=K’nKp1=Kp2=K’p（1）a，b=1，1時，下拉管的等效導(dǎo)電因子：Keffn=K’n/2pnK’n/2（2）a，b=0，0時，上拉管的等效導(dǎo)電因子：Keffp=2K’p