天大課件電磁兼容

電路抗干擾技術(shù)主講人：楊學(xué)友教授電磁兼容第九章電路抗干擾技術(shù)本章主要內(nèi)容：電路板布局電路板布線幾個(gè)等效模型高頻信號(hào)布線9.1電路板的布局目的：保證每個(gè)不同的功能塊互不干擾。主要電路模塊：數(shù)字部分（單片機(jī)及其他數(shù)字器件）；模擬部分（模擬信號(hào)采集及放大部分）；大功率部分（電機(jī)驅(qū)動(dòng)等大電流部分）。原則：功能相同部分盡量放在一起。三種混合電路的布局布局模型功率放大部分?jǐn)?shù)字電路部分模擬電路部分電源線地線電源入口優(yōu)點(diǎn)及改進(jìn)優(yōu)點(diǎn)：電路互相隔離，功率部分電流最大，靠近電源。改進(jìn)：每個(gè)模塊都有獨(dú)立的電源和地線。隔離最徹底。9.2電路板的布線電源部分：這是電路中最重要的部分，一個(gè)穩(wěn)定的電源電路是這個(gè)電路穩(wěn)定工作的基礎(chǔ)。關(guān)于電源入口的處理：最好加上一個(gè)濾波電路。（包括高頻（開關(guān)電源）和低頻（50hz工頻））幾種濾波電路Π型濾波電路：電容-電感-電容其他一階低通濾波電路：包括電解電容、0.1u電容濾波。低通濾波：頻率響應(yīng)。電源線和地線的寬度原則：1A電流至少需要1mm寬的電源線。地線盡量寬，保證地電阻最小。一般在電路板中需要PLACEPLOGEN。去藕電容和旁路電容的概念去藕電容：藕表示2個(gè)對(duì)象的連接。去藕電容就是在2個(gè)相互連接對(duì)象之間所加的電容。比如集成塊電壓入口處所加的電容。旁路電容：一般來說是濾去信號(hào)中某一些頻率分量所加的電容。旁路的“路”一般是指電源的“地”部分。旁路電容的來源旁路電容不是理論概念，而是一個(gè)經(jīng)常使用的實(shí)用方法，在50

--

60年代，這個(gè)詞也就有它特有的含義，現(xiàn)在已不多用。電子管或者晶體管是需要偏置的，就是決定工作點(diǎn)的直流供電條件。例如電子管的柵極相對(duì)于陰極往往要求加有負(fù)壓，為了在一個(gè)直流電源下工作，就在陰極對(duì)地串接一個(gè)電阻，利用板流形成陰極的對(duì)地正電位，而柵極直流接地，這種偏置技術(shù)叫做“自偏”，但是對(duì)（交流）信號(hào)而言，這同時(shí)又是一個(gè)負(fù)反饋，為了消除這個(gè)影響，就在這個(gè)電阻上并聯(lián)一個(gè)足夠大的點(diǎn)容，這就叫旁路電容。去藕電容和旁路電容1）電源部分去藕電容：在進(jìn)入每個(gè)芯片時(shí)，一般在電源和地部分加上一個(gè)去藕電容。2個(gè)作用：

a）防止電源部分的干擾進(jìn)入芯片

b）防止芯片產(chǎn)生的干擾影響電源2）旁路電容：一般是為了去掉某種頻率分量。3）去藕電容和旁路電容的擺放位置。去藕、旁路位置9.3幾種元件的等效模型電容的等效模型：電解電容有較強(qiáng)的電感特性

電解電容的解釋低頻特性：組成的低通濾波電路可以濾去一定范圍內(nèi)的高頻高頻特性：當(dāng)頻率上升到一定階段后，高頻部分不衰減。改進(jìn)：后續(xù)最好加一個(gè)包括0.1u的磁片等電容的低通濾波電感的等效模型模型：驗(yàn)證電路理想電感低通濾波響應(yīng)實(shí)際電容低通濾波響應(yīng)4.高頻數(shù)字電路布線4.1基本概念

1）高頻信號(hào)：當(dāng)信號(hào)頻率大于100M時(shí)或者信號(hào)的上升沿很小，比如100ps,都可理解為高頻信號(hào)

2）信號(hào)完整性SI（SignalIntegrity）：指信號(hào)線上的信號(hào)質(zhì)量，主要問題包括反射、振鈴、地彈、串?dāng)_等。反射和振鈴是由傳輸介質(zhì)的不匹配造成；地彈是由多個(gè)IO口同時(shí)變化引起地平面的瞬時(shí)毛刺；串?dāng)_是由2個(gè)（或多個(gè)）信號(hào)相互干擾引起（比如一個(gè)信號(hào)回路面積較大引起天線效應(yīng)）。3）傳輸線理論及模型：當(dāng)傳輸信號(hào)的信號(hào)線的長(zhǎng)度大于該信號(hào)波長(zhǎng)（工程上取波長(zhǎng)的1/20）時(shí)，此信號(hào)線就是傳輸線。傳輸線模型如下圖（R3是匹配電阻）：4）特征阻抗（匹配電阻）：信號(hào)線上某一點(diǎn)上瞬時(shí)電壓和瞬時(shí)電流的比值，傳輸線模型的RLC是單位長(zhǎng)度上的度量。反映在PCB電路板就是TRACK的特性。只要分布參數(shù)恒定，特種阻抗固定。公式如下：

Z0=SQRT（L0/C0）5）信號(hào)線延遲：信號(hào)從源端經(jīng)過導(dǎo)體到達(dá)終端的時(shí)間。

T0=SQRT（L0*C0）

V=C/SQRT(E)c：光速E：電介率

T=S/VS:信號(hào)線長(zhǎng)度

4.2高速電路設(shè)計(jì)技術(shù)理論分析RLC串聯(lián)電路集總模型：將分布參數(shù)集中可以方便分析。RLC電路的階躍信號(hào)響應(yīng)：

1）欠阻尼：R太小(反射和振鈴)2）過阻尼：R太大（反射）

3）臨界：

R=sqrt（L/C）1.端接技術(shù)：短傳輸線：當(dāng)最小數(shù)字脈寬大于傳輸線的延遲，稱為短傳輸線；長(zhǎng)傳輸線反之。短傳輸線：使用源端匹配短傳輸線：使用終端匹配信號(hào)線長(zhǎng)度的計(jì)算：如果要求信號(hào)上升沿的長(zhǎng)度不能大于2ns則由公式

v=C/sqrt(E),E=4.5左右，則v等于1.5x10^8m/s，2x1.5x0.1=30cm*對(duì)于百兆信號(hào)，小于1ns，則信號(hào)線長(zhǎng)度不能大于15cm，并且按照長(zhǎng)短傳輸線進(jìn)行相應(yīng)的端接匹配。關(guān)于總線等長(zhǎng)分析高速總線等長(zhǎng)：比如對(duì)于船舶項(xiàng)目DSP數(shù)據(jù)線D0~15，由于上升沿很小，要求數(shù)據(jù)線等長(zhǎng)，即要求這16根線必須同時(shí)滿足信號(hào)建立時(shí)間要求。設(shè)建立時(shí)間為1ns，且信號(hào)輸出時(shí)上升沿為0.5ns，則這16根線必須小于15cm。PCI電路板時(shí)鐘線：一般是走蛇形線，是為了時(shí)鐘的延遲時(shí)間是個(gè)定值。4.3信號(hào)互擾分析及解決電流環(huán)（天線）理論：當(dāng)一個(gè)信號(hào)的電流回路比較大時(shí)，就形成天線，容易被其他信