信號(hào)完整性培訓(xùn)2 (2)課件

二.電源與地系統(tǒng)電源和地系統(tǒng)設(shè)計(jì)的基本原則

電源電壓的分布中國(guó)科大快電子學(xué)安琪1電源和地系統(tǒng)的基本設(shè)計(jì)原則電源和地系統(tǒng)在高速數(shù)字系統(tǒng)中的作用：為信號(hào)提供穩(wěn)定的電壓參考電平。為系統(tǒng)提供足夠的能源，并將同一的電源電壓分布到系統(tǒng)的所有器件中?？刂菩盘?hào)之間的干擾。電源與地系統(tǒng)的設(shè)計(jì)，都將圍繞著如何實(shí)現(xiàn)電源和地系統(tǒng)的這三個(gè)基本功能來(lái)展開(kāi)。中國(guó)科大快電子學(xué)安琪2基本設(shè)計(jì)原則1

首先我們來(lái)看圖6-1-1中的電路：這是一個(gè)單端邏輯（Single-EndedLogic）電路。邏輯門(mén)A產(chǎn)生一個(gè)輸出電壓信號(hào)V1，當(dāng)該信號(hào)沿著線(xiàn)B傳輸?shù)竭壿嬮T(mén)C的輸入端時(shí)，邏輯門(mén)C需要探測(cè)輸入的邏輯電平是“1”還是“0”。為了實(shí)現(xiàn)這一點(diǎn)，邏輯門(mén)C使用一個(gè)差分放大器，將輸入電壓的信號(hào)幅度與其內(nèi)部的一個(gè)參考電壓R進(jìn)行比較。參考電壓R的值由具體的邏輯電路系列而定，一般是該系列邏輯電路高、低電平之間的中間值。圖6-1-1單端邏輯電路的電壓參考

如圖6-1-1所示：假定這個(gè)電壓參考值是地電平以上的一個(gè)固定的電壓值R，并考慮到一個(gè)可能的噪聲電壓N，則邏輯門(mén)C內(nèi)差分放大器的輸入電壓為：（6-1-1）A和C的接地點(diǎn)之間的任何噪聲都會(huì)在兩點(diǎn)間產(chǎn)生一個(gè)電壓差（用N表示），對(duì)于門(mén)C內(nèi)的差分放大器，原零電壓電平的地參考電壓就變成了噪聲電壓N，原參考電壓R變成了N+R。或者說(shuō)：差分放大器的參考電壓R不變，噪聲電壓N直接加在輸入信號(hào)上了。不管從那個(gè)角度看這個(gè)問(wèn)題，結(jié)論是一樣的。這個(gè)噪聲電壓降低了門(mén)C的噪聲容限（NoiseMarge）。

中國(guó)科大快電子學(xué)安琪3基本設(shè)計(jì)原則1公共通道噪聲電壓的大小由返回信號(hào)電流和地線(xiàn)阻抗的乘積決定。所以電源和地系統(tǒng)設(shè)計(jì)的基本原則1可以表述為：為了減少公共通道噪聲電壓，應(yīng)當(dāng)在任何邏輯門(mén)電路的接地點(diǎn)之間保持低阻抗連接。中國(guó)科大快電子學(xué)安琪5基本設(shè)計(jì)原則2

公共通道噪聲的產(chǎn)生是與互感耦合相關(guān)的，實(shí)現(xiàn)低阻抗接地的一個(gè)很有效的方法是在印刷電路板設(shè)計(jì)中采用地平面板。但是，單獨(dú)的低電感地平面板并不能完全解決公共通道噪聲的問(wèn)題。像圖6-1-3中的電路，即使各個(gè)邏輯門(mén)之間是完美的低阻抗連接，在電源線(xiàn)上的公共通道電感仍然會(huì)引起麻煩。邏輯門(mén)的高電平與其相連的電源電壓相關(guān)，電源電壓的任何變化，都會(huì)直接影響到邏輯門(mén)的輸出電壓。因此，任何邏輯門(mén)電路的電源連接點(diǎn)之間也必須是低阻抗連接，同邏輯門(mén)電路接地點(diǎn)之間的低阻抗連接要求是一樣的。這是高速系統(tǒng)中電源和地設(shè)計(jì)的第二個(gè)原則。圖6-1-3電源線(xiàn)上的公共通道噪聲中國(guó)科大快電子學(xué)安琪6基本設(shè)計(jì)原則3在圖6-1-3，信號(hào)回流電流要經(jīng)過(guò)供電電池。很顯然，為了保持穩(wěn)定的輸出信號(hào)的電平，電池的內(nèi)阻必須非常低，同電源的連接，地連接一樣。如圖6-1-3所示：電源與地之間的唯一通道是經(jīng)過(guò)電池。在實(shí)際的系統(tǒng)中，電源與地之間也還可以有其它的低阻抗通道。

電源與地之間必須有一些低阻抗的通道。這是高速系統(tǒng)中電源和地系統(tǒng)設(shè)計(jì)的第三個(gè)原則。圖6-1-3電源線(xiàn)上的公共通道噪聲滿(mǎn)足以上三個(gè)基本設(shè)計(jì)原則的電源和地的系統(tǒng)，其公共通道噪聲將很低，同時(shí)，它也將一個(gè)同一的電源電壓分布到系統(tǒng)的各個(gè)部分。穩(wěn)定的電壓參考電平，低公共通道噪聲和在系統(tǒng)的所有部分分布著一個(gè)同一的電源電壓。三者是緊密相關(guān)的，若采用某技術(shù)措施幫助改善了其中一項(xiàng)，它同時(shí)也幫助改善了另外兩項(xiàng)。中國(guó)科大快電子學(xué)安琪7雙層PCB板電源與地系統(tǒng)的局限但然，實(shí)際的電路系統(tǒng)中，兩層PCB板是絕對(duì)不夠的。在上述的例子中，我們并沒(méi)有涉及到信號(hào)間連線(xiàn)的需求。在實(shí)際的PCB設(shè)計(jì)時(shí)，連線(xiàn)必須在其它PCB層中完成，原則上決不要考慮在電源或地平面層上布信號(hào)連線(xiàn)。多層PCB板系統(tǒng)電源層+地平面層+信號(hào)布線(xiàn)層其它因素即使采用多層PCB板系統(tǒng)，使用其它PCB層中完成信號(hào)連線(xiàn)，實(shí)際的電路系統(tǒng)也遠(yuǎn)不是那么簡(jiǎn)單，還會(huì)有一些其它因素影響公共通道上的低阻抗實(shí)現(xiàn)，

中國(guó)科大快電子學(xué)安琪9例2：差分傳輸電路圖6-1-6是一個(gè)差分信號(hào)傳輸電路的原理示意圖。從差分信號(hào)傳輸?shù)脑砜芍?，它可以很好的解決前述的電源和地上的噪聲問(wèn)題。如圖所示：當(dāng)由于某種原因，地線(xiàn)或電源系統(tǒng)上出現(xiàn)了噪聲N，該噪聲電壓對(duì)接收門(mén)電路沒(méi)有任何影響，因?yàn)榻邮臻T(mén)電路的差分比較器并不以本地的參考電壓為基準(zhǔn)，而是比較輸入的差分信號(hào)，給出本級(jí)的輸出電壓信號(hào)極性。我們也可以認(rèn)為該噪聲是同時(shí)疊加在前級(jí)門(mén)電路的兩個(gè)差分輸出信號(hào)上的，對(duì)于接收差分電路，它們相當(dāng)于共模信號(hào)，在差分輸入級(jí)被直接相減了。

所以說(shuō)，差分信號(hào)傳輸電路是解決公共通道噪聲電壓的很好的方法。圖6-1-6差分信號(hào)傳輸電路中國(guó)科大快電子學(xué)安琪10要點(diǎn)三個(gè)基本設(shè)計(jì)原則：任何器件的接地點(diǎn)之間應(yīng)保持低阻抗連接。任何器件的電源連接點(diǎn)之間應(yīng)保持低阻抗連接。電源和地之間保持低阻抗連接。

中國(guó)科大快電子學(xué)安琪11電源電壓的分布

直流電源電路系統(tǒng)+–VXI機(jī)箱（CSize）標(biāo)準(zhǔn)VXI機(jī)箱背板長(zhǎng)度為25英寸，電源線(xiàn)是相當(dāng)長(zhǎng)的。中國(guó)科大快電子學(xué)安琪131．電源分布線(xiàn)的電阻足夠小的電源線(xiàn)電阻一般而言，銅導(dǎo)體的直流電阻是很小的，只要使用合適直徑的導(dǎo)線(xiàn)或相應(yīng)的銅導(dǎo)體，直流電阻不應(yīng)造成電源電壓的損失。但如果需要的供電電流較大時(shí)，太細(xì)的導(dǎo)線(xiàn)會(huì)導(dǎo)致過(guò)多的電壓降。這時(shí)只要簡(jiǎn)單地增加導(dǎo)線(xiàn)的直徑即可。直流電阻的大小與直徑的平方成反比例。當(dāng)直徑減少40%時(shí)，其電阻可減少一半。因此，從連線(xiàn)電阻角度上出發(fā)，電源連線(xiàn)的直徑應(yīng)足夠大，以至于其電阻小到可以忽略。

遠(yuǎn)端電壓感應(yīng)線(xiàn)測(cè)量輸出電壓一些新型的電源設(shè)備配備一根遠(yuǎn)端電壓感應(yīng)線(xiàn)。使用它可以測(cè)量電源分布線(xiàn)遠(yuǎn)端的電壓值，根據(jù)其數(shù)值大小，電源設(shè)備可以調(diào)整其輸出電壓，使其遠(yuǎn)端的供電電壓滿(mǎn)足電路系統(tǒng)的需求。采用這種技術(shù)的電源設(shè)備對(duì)電源輸出連線(xiàn)的要求就可以降低了。

中國(guó)科大快電子學(xué)安琪142．電源分布線(xiàn)的電感

電源分布線(xiàn)的電感引起的麻煩要比直流電阻大的多。如前所述，迅速變化的電流導(dǎo)致了電源噪聲。從電路系統(tǒng)一側(cè)來(lái)看，相當(dāng)于電源電壓有一個(gè)變化，而且是隨機(jī)的變化。不幸的是，上述的電壓感應(yīng)線(xiàn)技術(shù)對(duì)此是無(wú)能為力的。它的響應(yīng)速度太慢，無(wú)法矯正遠(yuǎn)端電壓的高速變化。

通常有三種可能的途徑來(lái)處理這個(gè)問(wèn)題：

使用低電感導(dǎo)線(xiàn)。使用高噪聲容限的器件。減少供電電源上高速的電流變化。中國(guó)科大快電子學(xué)安琪15使用扁平帶狀線(xiàn)結(jié)構(gòu)的導(dǎo)體較寬的扁平帶狀線(xiàn)結(jié)構(gòu)的導(dǎo)體要比圓導(dǎo)線(xiàn)好的多，尤其是當(dāng)一個(gè)多層的扁平帶狀線(xiàn)結(jié)構(gòu)的導(dǎo)體被應(yīng)用到電源設(shè)備和電路系統(tǒng)的連接時(shí)。在這種結(jié)構(gòu)里，電源和地分別由不同的多層扁平帶狀線(xiàn)（板）組成，疊放在一起。這樣一個(gè)結(jié)構(gòu)的電感可以用式（6-2-2）來(lái)計(jì)算。

其中： X：扁平帶狀線(xiàn)（板）長(zhǎng)度。單位：英寸（in）。 H：扁平帶狀線(xiàn)（板）之間的距離。單位：英寸（in）。 W：扁平帶狀線(xiàn)（板）的寬度。單位：英寸（in）。 N：扁平帶狀線(xiàn)（板）的數(shù)目。（2表示電源和地各一層，3表示兩層地和一層電源，

以此類(lèi)推） L：電感。單位：毫亨（nH）。由式（6-2-2）可知，這里沒(méi)有任何對(duì)數(shù)的關(guān)系。當(dāng)我們?cè)黾颖馄綆罹€(xiàn)（板）的寬度和數(shù)目時(shí)，分布線(xiàn)上的電感就會(huì)線(xiàn)性減少。這種方法的缺點(diǎn)是電源分布線(xiàn)過(guò)于笨重和復(fù)雜，從成本和物理尺寸上都可能是不可接受的

（6-2-2）中國(guó)科大快電子學(xué)安琪17使用高噪聲容限邏輯器件的方法也是可以考慮的，但邏輯器件的選擇涉及到許多因素，不能只有電源分布線(xiàn)電感一個(gè)因素來(lái)決定。所以，這里的選擇余地并不大。減少供電電源上高速的電流變化。最后的一個(gè)途徑，即減少供電電源上高速的電流變化。注意：這里我們強(qiáng)調(diào)的是高速的電流變化。流過(guò)電源分布線(xiàn)上的平均電流是不可能被減少的，但變化電流的幅度和變化率可以被減少。這就是下一節(jié)我們要重點(diǎn)討論的。使用高噪聲容限的器件。中國(guó)科大快電子學(xué)安琪18板級(jí)電源旁路

1.電源分布線(xiàn)上電壓噪聲的計(jì)算首先我們來(lái)估算電路中信號(hào)的電流變化率（dI/dt）。圖6-2-1中的門(mén)A輸入為一個(gè)10MHz的時(shí)鐘信號(hào)，其輸出驅(qū)動(dòng)一個(gè)50pf的容性負(fù)載。由于電源分布線(xiàn)上的電感效應(yīng)，電源線(xiàn)上每隔100ns會(huì)出現(xiàn)一個(gè)大的電流尖脈沖。這些電流尖脈沖對(duì)應(yīng)著邏輯門(mén)A驅(qū)動(dòng)容性負(fù)載到高電平的時(shí)刻，即邏輯門(mén)A的輸出從低到高的跳變期間。圖中虛線(xiàn)回路是其此刻電流的通道。圖6-2-1電源分布線(xiàn)上的電感中國(guó)科大快電子學(xué)安琪19電源分布線(xiàn)上的電壓噪聲電感上電壓可以很容易由式（6-2-5）算出。（6-2-5）這是一個(gè)很出人意料的結(jié)果。事情是否真有這么糟糕嗎？事實(shí)上，比這還糟。由于電源分布線(xiàn)上過(guò)大的電感，電流突變時(shí)，電感上的電壓很大，使得板上電源電壓瞬間降的很小，然后緩慢回升。造成邏輯門(mén)A無(wú)法工作。中國(guó)科大快電子學(xué)安琪212.減少電源上高速電流變化的基本思路

減少供電電源上高速電流變化的基本思路是：將一個(gè)大的電容放在電路板的電源輸入端，與電源設(shè)備并聯(lián)，跨接在電源電壓和地之間。電源接通以后，電源設(shè)備就會(huì)對(duì)它充電，使旁路電容上充滿(mǎn)了電荷。當(dāng)需要高速切換的電流輸入、出時(shí)，由于電源分布線(xiàn)上存在的電感呈現(xiàn)出一個(gè)較大的阻抗，不能滿(mǎn)足前述的基本設(shè)計(jì)原則3。這時(shí)，并接的電容為電源和地之間提供了一個(gè)低阻抗的通道，其儲(chǔ)存的大量電荷，可以迅速地提供電路系統(tǒng)所需要的高速切換電流，保證電路系統(tǒng)的供電需求。

通常，稱(chēng)并聯(lián)的電容為旁路電容（BypassCapacitor）直流電源電路系統(tǒng)+–中國(guó)科大快電子學(xué)安琪22旁路電容的作用

如圖6-2-2所示，當(dāng)一個(gè)旁路電容被放在電路板的電源輸入端，與電源設(shè)備并聯(lián)時(shí)，由于旁路電容C2的阻抗大大小于分布線(xiàn)上的感抗，突變的電流從旁路電容C2流通，不再流過(guò)電源分布線(xiàn)，因而電源分布線(xiàn)上的電感上沒(méi)有電壓產(chǎn)生。旁路電容C2減少了電源分布線(xiàn)上電流的變化，將電源分布線(xiàn)上的供電電流平滑為一個(gè)連續(xù)的平均電流。在低頻情況下，電源設(shè)備的輸出阻抗和電源分布線(xiàn)的直流電阻很低，可以為電路系統(tǒng)的電源和地之間提供低阻抗通道；而在高頻情況下，則由電路板上的旁路電容C2來(lái)提供低阻抗通道。圖6-2-2旁路電容平滑了電源分布線(xiàn)上供電電流中國(guó)科大快電子學(xué)安琪233.旁路電容的容值計(jì)算

旁路電容的容值計(jì)算有以下6個(gè)步驟：

①考慮電路系統(tǒng)的邏輯門(mén)翻轉(zhuǎn)時(shí)要求電源提供的跳變電流大小。由于很難預(yù)測(cè)有多少邏輯門(mén)翻轉(zhuǎn)，通常是假定最差的情況，所有的門(mén)同時(shí)在一個(gè)方向上翻轉(zhuǎn)。

②考慮所使用邏輯門(mén)電路所能容忍的最大電源噪聲，并留有足夠的噪聲容限。

③考慮所允許的最大的公共通道電阻：（6-2-6）④估算電源分布線(xiàn)上電感：

中國(guó)科大快電子學(xué)安琪25旁路電容的容值計(jì)算步驟

⑤根據(jù)所允許的最大的公共通道電阻Xmax，估算電源分布線(xiàn)可工作在該值以?xún)?nèi)的最大頻率。在這個(gè)頻率下，當(dāng)所有的邏輯門(mén)同時(shí)在一個(gè)方向上翻轉(zhuǎn)時(shí)，由電源分布線(xiàn)上的電感引起的電源噪聲將小于V。（6-2-7）⑥在頻率Fmax內(nèi)，電源分布線(xiàn)可以很好地工作，提供阻抗小于Xmax的通道。在高于這個(gè)頻率時(shí)，需要一個(gè)旁路電容來(lái)提供低阻抗通道。電容的大小要確保在這個(gè)頻率以及以上頻率，電容的阻抗要小于Xmax。我們有：（6-2-8）中國(guó)科大快電子學(xué)安琪26例6-2-1

一個(gè)具有100個(gè)CMOS邏輯門(mén)的電路板，其邏輯門(mén)輸出電容負(fù)載為10pf，上升時(shí)間為５ns，電源分布線(xiàn)的電感為100nH。求所需的旁路電容容值？解：要求電源提供的跳變電流大小是用于對(duì)負(fù)載電容的充電。假定最差的情況，所有的100個(gè)CMOS邏輯門(mén)同時(shí)在一個(gè)方向上翻轉(zhuǎn)。則：所允許的最大電源噪聲電壓V：

V＝0.1V所允許的最大電源-地之間阻抗Xmax

中國(guó)科大快電子學(xué)安琪27要點(diǎn)：

電源設(shè)備只能在低頻情況下提供低阻抗輸出。電源分布線(xiàn)上的電感帶來(lái)了較大的阻抗。電路板的并接旁路電容可以在較高的頻率下提供低阻抗通道。中國(guó)科大快電子學(xué)安琪296-2-3本地的小電容矩陣濾波如上節(jié)所述，由于電源分布線(xiàn)上的電感破壞了電源設(shè)備的低阻抗，可以用一個(gè)并聯(lián)的大的旁路電容來(lái)提供另一個(gè)低阻抗通道，一個(gè)理想的旁路電容完全可以解決這個(gè)問(wèn)題。問(wèn)題是大的旁路電容體積較大，存在著串聯(lián)電感。當(dāng)頻率進(jìn)一步增高時(shí)，這些串聯(lián)電感會(huì)破壞旁路電容的低阻抗特性。我們可以計(jì)算旁路電容能有效工作的最高頻率：

（6-2-9）

這里，Lc2是旁路電容的串聯(lián)電感值。

1.旁路電容的串聯(lián)電感我們希望旁路電容可以有效工作的最高頻率Fbypass要遠(yuǎn)比FPSW高。但是它仍比高速數(shù)字電路的膝頻率低的多。假定例3-1中的旁路電容的串聯(lián)電感值為5nH，所允許的最大電源-地之間阻抗仍為0.1。則旁路電容可以有效工作的最高頻率可以由式（6-2-9）計(jì)算：

這個(gè)電容旁路可以有效工作的頻率范圍為159KHz3.18MHz。很顯然，這遠(yuǎn)遠(yuǎn)不能滿(mǎn)足高速數(shù)字電路膝頻率的要求。

中國(guó)科大快電子學(xué)安琪302.分布小旁路電容陣列從以上分析可知：一個(gè)大的旁路電容只能允許電源系統(tǒng)工作在頻率Fbypass。為了保證在這個(gè)頻率以上時(shí)的低阻抗通道，我們需要另一個(gè)具有低串聯(lián)電感的電容。這個(gè)問(wèn)題可以用分布的小旁路電容陣列來(lái)解決，小電容體積小，其本身的串聯(lián)電感也小。在更高的頻率環(huán)境下，為電源和地之間提供有效的低阻抗通道。因此，從原理上講，一個(gè)大的旁路電容和分布的小旁路電容陣列的組合可以滿(mǎn)足基本設(shè)計(jì)原則3。

由此看來(lái)，電源和地之間的阻抗由三方面的因素決定：

低頻時(shí)的電源分布線(xiàn)電感的阻抗。

中頻時(shí)的板級(jí)大旁路電容的容抗和其離散串聯(lián)電感的感抗。

高頻時(shí)的分布小旁路電容陣列的阻抗。

中國(guó)科大快電子學(xué)安琪313.分布小旁路電容陣列的容值計(jì)算

4個(gè)步驟：考慮高速數(shù)字電路工作的最高頻率—膝頻率和在這一工作頻率時(shí)所允許的最大的電源-地之間阻抗，計(jì)算所允許的小旁路電容陣列的總電感值Ltot。（6-2-10）

這里：XMAX為電路系統(tǒng)所允許的最大的電源-地之間阻抗，tr為邏輯電路信號(hào)的上升時(shí)間。

考慮準(zhǔn)備使用的小旁路電容的串聯(lián)電感值。一個(gè)表面封裝（Surface-Mounted）的電容上，再加上一個(gè)距離很近的圓過(guò)孔，其等效的串聯(lián)電感典型值為1nH；一個(gè)穿孔（Through-Hole）電容的串聯(lián)電感值為5nH。由此我們可以計(jì)算滿(mǎn)足所允許的總電感值的小旁路電容器的數(shù)量（N）：（6-2-11）

這里，LC3是每一個(gè)小旁路電容的串聯(lián)電感值。

中國(guó)科大快電子學(xué)安琪32容值計(jì)算

小旁路電容陣列的總電容值的等效容抗值必須小于頻率為Fbypass時(shí)的最大的電源-地之間阻抗，基于這一點(diǎn)，我們可以計(jì)算小旁路電容陣列的總電容值：（6-2-12）

這里：XMAX為電路系統(tǒng)所允許的最大的電源-地之間阻抗，F(xiàn)bypass為板級(jí)旁路電容可以工作的頻率上限。最后，計(jì)算小旁路電容陣列中每一個(gè)電容器的容值：（6-2-13）

中國(guó)科大快電子學(xué)安琪33例6-2-2：計(jì)算小旁路電容陣列中電容器的容值

在例6-2-1中，我們需要一個(gè)10F的旁路電容做板級(jí)濾波。假定這個(gè)10F的旁路電容的串聯(lián)電感為5nH，所允許的最大電源-地之間阻抗仍為0.1。我們有：XMAX=0.1，tr=5ns，則小旁路電容陣列的總電感值Ltot為：若使用穿孔電容器，則：

所需要的小旁路電容器的數(shù)量為：由以上的例子已知：Fbypass=3.18MHz，所以小旁路電容陣列的總電容值