CMOS模擬集成電路設(shè)計(jì)ch2器件物理實(shí)用

會(huì)計(jì)學(xué)1CMOS模擬集成電路設(shè)計(jì)ch2器件物理實(shí)用2.1基本概念2漏（D:drain）、柵（G:gate）、源（S:source）、襯底（B:bulk）GSDMOSFET：一個(gè)低功耗、高效率的開(kāi)關(guān)第1頁(yè)/共41頁(yè)MOS符號(hào)3模擬電路中常用符號(hào)數(shù)字電路中常用MOSFET是一個(gè)四端器件第2頁(yè)/共41頁(yè)2.2MOS的I/V特性溝道的形成4第3頁(yè)/共41頁(yè)5閾值電壓VTHNMOS管的閾值電壓通常定義為界面的電子濃度等于P型襯底的多子濃度時(shí)的柵極電壓。

在基礎(chǔ)分析中，假定VGS大于VTH時(shí)，器件會(huì)突然導(dǎo)通。通常通過(guò)溝道注入法來(lái)改變閾值電壓的大小。第4頁(yè)/共41頁(yè)6MOS器件的3個(gè)工作區(qū)1.截止區(qū)cutoffVGS<VTH第5頁(yè)/共41頁(yè)72.線(xiàn)性區(qū)triodeorlinearregionMOSFET處于線(xiàn)性區(qū)第6頁(yè)/共41頁(yè)DerivationofI/VCharacteristics8第7頁(yè)/共41頁(yè)I/VCharacteristics(cont.)9第8頁(yè)/共41頁(yè)

I/VCharacteristics(cont.)10第9頁(yè)/共41頁(yè)11深三極管區(qū)線(xiàn)性區(qū)的MOSFET等效為一個(gè)線(xiàn)性電阻（導(dǎo)通電阻Ron）第10頁(yè)/共41頁(yè)123.飽和區(qū)activeorsaturationregion過(guò)驅(qū)動(dòng)電壓Vov有效電壓Veff

過(guò)飽和電壓Vsat一個(gè)重要的概念（VGS-VTH）第11頁(yè)/共41頁(yè)13飽和區(qū)內(nèi)，電流近似只與W/L和過(guò)飽和電壓VGS-VTH

有關(guān)，不隨源漏電壓VDS變化因此在VGS不變的條件下MOSFET可以等效為恒流源第12頁(yè)/共41頁(yè)跨導(dǎo)是小信號(hào)(AC)參數(shù)，用來(lái)表征MOSFET將電壓變化轉(zhuǎn)換為電流變化的能力。反映了器件的靈敏度——VGS對(duì)ID的控制能力。

14引入重要的概念跨導(dǎo)gmtransconductance利用這個(gè)特點(diǎn)可以實(shí)現(xiàn)信號(hào)的放大如果在柵極上加上信號(hào)，則飽和區(qū)的MOSFET可以看作是受VGS控制的電流源第13頁(yè)/共41頁(yè)15第14頁(yè)/共41頁(yè)16到此為止，我們已經(jīng)學(xué)習(xí)了MOSFET的三種用途：開(kāi)關(guān)管恒流源放大管分別處在什么工作區(qū)？第15頁(yè)/共41頁(yè)17怎么判斷MOSFET處在什么工作區(qū)？方法二：（源極電壓不方便算出時(shí)）比較柵極Vg和漏端Vd的電壓高低方法一：比較源漏電壓Vds和過(guò)飽和電壓Vsat的高低第16頁(yè)/共41頁(yè)圖中MOS管的作用是什么？應(yīng)該工作在什么工作區(qū)？18思考題第17頁(yè)/共41頁(yè)即NMOS開(kāi)關(guān)不能傳遞最高電位，僅對(duì)低電位是比較理想的開(kāi)關(guān)相對(duì)的，PMOS開(kāi)關(guān)不能傳遞最低電位，僅對(duì)高電位是比較理想的開(kāi)關(guān)19第18頁(yè)/共41頁(yè)20第19頁(yè)/共41頁(yè)2.3

二級(jí)效應(yīng)體效應(yīng)在前面的分析中，我們未加說(shuō)明地假定襯底和源都是接地的（forNMOS）。實(shí)際上當(dāng)VB<VS時(shí)，器件仍能正常工作，但是隨著VSB的增加，閾值電壓VTH會(huì)隨之增加，這種體電位（相對(duì)于源）的變化影響閾值電壓的效應(yīng)稱(chēng)為體效應(yīng)，也稱(chēng)為“背柵效應(yīng)”。21其中，γ為體效應(yīng)系數(shù)，典型值0.3-0.4V1/2第20頁(yè)/共41頁(yè)22溝道層通過(guò)Cox耦合到柵極，通過(guò)CD

耦合到體區(qū)。所以體區(qū)電壓同樣可以（通過(guò)CD的耦合作用）影響溝道中載流子的濃度，影響導(dǎo)電性，或者說(shuō)閾值電壓的大小。第21頁(yè)/共41頁(yè)23體效應(yīng)對(duì)電路性能的影響體效應(yīng)會(huì)導(dǎo)致設(shè)計(jì)參量復(fù)雜化，AIC設(shè)計(jì)通常不希望有體效應(yīng)第22頁(yè)/共41頁(yè)24溝道長(zhǎng)度調(diào)制效應(yīng)當(dāng)溝道發(fā)生夾斷后，如果VDS繼續(xù)增大，有效溝道長(zhǎng)度L’會(huì)隨之減小，導(dǎo)致漏源電流ID的大小略有上升，飽和區(qū)的電流方程需要做如下修正：L越大，溝調(diào)效應(yīng)越?。∑渲笑藶闇系篱L(zhǎng)度調(diào)制系數(shù)第23頁(yè)/共41頁(yè)溝調(diào)效應(yīng)使飽和區(qū)的MOSFET不能再看成理想的電流源，而具有有限大小的輸出電阻ro25第24頁(yè)/共41頁(yè)26亞閾值導(dǎo)電性（弱反型）在初步分析MOSFET的時(shí)候，我們假設(shè)當(dāng)VGS<

VTH時(shí)，器件會(huì)突然關(guān)斷，即ID會(huì)立即減小到零；但實(shí)際上當(dāng)VGS略小于VTH

時(shí)，有一個(gè)“弱”的反型層存在，ID大小隨VGS下降存在一個(gè)“過(guò)程”，與VGS呈指數(shù)關(guān)系：第25頁(yè)/共41頁(yè)柵和溝道之間的氧化層電容C1襯底和溝道之間的耗盡層電容C2多晶硅柵與源和漏交疊而產(chǎn)生的電容C3、C4，每單位寬度交疊電容用Cov表示源/漏與襯底之間的結(jié)電容C5、C62.4MOS器件電容27分析高頻交流特性時(shí)必須考慮寄生電容的影響根據(jù)物理結(jié)構(gòu)，可以把MOSFET的寄生電容分為：第26頁(yè)/共41頁(yè)28器件關(guān)斷時(shí)，CGD=CGS=CovW，CGB由氧化層電容和耗盡區(qū)電容串連得到深三極管區(qū)時(shí)，VDVS，飽和區(qū)時(shí)，在三極管區(qū)和飽和區(qū)，CGB通?？梢员缓雎浴Ｔ陔娐贩治鲋形覀冴P(guān)心器件各個(gè)端口的等效電容：第27頁(yè)/共41頁(yè)大信號(hào)和小信號(hào)模型大信號(hào)模型用于描述器件整體的電壓-電流關(guān)系，通常為非線(xiàn)性小信號(hào)模型如果在靜態(tài)工作點(diǎn)（偏置）上疊加變化的信號(hào)（交流信號(hào)），其幅度“足夠小”，則可以用線(xiàn)性化的模型去近似描述器件，這種線(xiàn)性化模型就是小信號(hào)模型。29第28頁(yè)/共41頁(yè)2.5MOS小信號(hào)模型30第29頁(yè)/共41頁(yè)31小信號(hào)參數(shù)：第30頁(yè)/共41頁(yè)32MOS管的完整小信號(hào)模型對(duì)于手算，模型不是越復(fù)雜越好。能提供合適的精度即可第31頁(yè)/共41頁(yè)33MOSSPICE模型模型精度決定電路仿真精度最簡(jiǎn)單的模型——Level1，0.5m適于手算第32頁(yè)/共41頁(yè)NMOSVSPMOS在大多數(shù)工藝中，NMOS管性能比PMOS管好遷移率4：1，高電流驅(qū)動(dòng)能力，高跨導(dǎo)相同尺寸和偏置電流時(shí)，NMOS管rO大，更接近理想電流源，能提供更高的電壓增益對(duì)Nwell工藝，用PMOS管可消除體效應(yīng)獨(dú)占一個(gè)阱，可以有不同的體電位34第33頁(yè)/共41頁(yè)NMOS管與PMOS管工藝參數(shù)的比較35第34頁(yè)/共41頁(yè)長(zhǎng)溝道器件和短溝道器件前面的分析是針對(duì)長(zhǎng)溝道器件（4m以上）而言對(duì)短溝道器件而言，關(guān)系式必須修正用簡(jiǎn)單模型手算，建立直覺(jué)；用復(fù)雜模型仿真，得到精確結(jié)果。36第35頁(yè)/共41頁(yè)MOS管用作電容器時(shí)37第36頁(yè)/共41頁(yè)并聯(lián)串聯(lián)38思考：第37頁(yè)/共41頁(yè)注意不要混淆管子的寬W和長(zhǎng)L以及串并聯(lián)關(guān)系！WL39倒比管第38頁(yè)/共41頁(yè)40解釋什么是小信號(hào)跨導(dǎo)，給出飽和區(qū)MOSFET小信號(hào)跨導(dǎo)的三種表達(dá)