微型計(jì)算機(jī)系統(tǒng) (6)課件

第6章存儲(chǔ)器第6章存儲(chǔ)器本章重點(diǎn)：掌握各種存儲(chǔ)器的工作原理及其CPU的存儲(chǔ)器的擴(kuò)展。本章難點(diǎn)：

理解存儲(chǔ)器的工作原理及其地址空間的確定。存儲(chǔ)器（Memory）是計(jì)算機(jī)的重要組成部件，用來(lái)存放數(shù)據(jù)和程序的。半導(dǎo)體存儲(chǔ)器由于其體積小、速度快、耗電少、價(jià)格低等優(yōu)點(diǎn)而在微機(jī)系統(tǒng)中得到廣泛的應(yīng)用。6.1概述6.1.1存儲(chǔ)器的分類

1.存儲(chǔ)容量2.存取速度3.功耗4.可靠性5.性能／價(jià)格比6.1.2半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)1.存儲(chǔ)體2.地址譯碼器3.控制邏輯電路4.數(shù)據(jù)緩沖器6.1.3存儲(chǔ)器芯片的一般結(jié)構(gòu)1．靜態(tài)RAM基本存儲(chǔ)電路靜態(tài)RAM基本存儲(chǔ)電路用來(lái)存儲(chǔ)1位二進(jìn)制信息（0或1），是組成存儲(chǔ)器的基礎(chǔ)。靜態(tài)MOS六管基本存儲(chǔ)電路如圖所示。特點(diǎn)：不需要刷新，外圍電路簡(jiǎn)化；集成度較低、功耗較大等。6.2隨機(jī)存儲(chǔ)器(RAM)6.2.1靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)(2)6116芯片

6116芯片的容量為2K×8bit，有2048個(gè)存儲(chǔ)單元。工作過(guò)程如下：讀出時(shí)：A10～A0送地址信號(hào)到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由CS＝0，OE＝0，WE＝1構(gòu)成讀出邏輯；被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門(mén)送到D7～D0輸出。寫(xiě)入時(shí)：A10～A0送地址信號(hào)到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元；由CS＝0，OE＝1，WE＝0構(gòu)成寫(xiě)入邏輯；從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門(mén)到I/O電路，寫(xiě)到存儲(chǔ)單元中。無(wú)操作：CS＝1，I/O三態(tài)門(mén)呈高阻狀態(tài)，存儲(chǔ)器芯片與系統(tǒng)總線“脫離”。（1）存儲(chǔ)器基本電路——單管動(dòng)態(tài)電路（MOS管柵極與襯底之間分布電容）（2）特點(diǎn)：定時(shí)刷新。（3）刷新要求：在幾毫秒時(shí)間內(nèi)每隔一段時(shí)間刷新一次；進(jìn)行刷新操作的時(shí)間內(nèi)存儲(chǔ)器不能進(jìn)行讀寫(xiě)（死時(shí)間）；在每一個(gè)指令周期中利用CPU不進(jìn)行訪內(nèi)操作的時(shí)間進(jìn)行刷新。

6.2.2動(dòng)態(tài)RAM(DRAM)掩膜式ROM——制成后，用戶不能修改?？删幊讨蛔x存儲(chǔ)器（PROM）——可以由用戶自己編程（只可寫(xiě)入一次）?？刹翆?xiě)只讀存儲(chǔ)器（EPROM）——寫(xiě)入：利用編程器。擦除：利用紫外線光照射。電擦寫(xiě)可編程只讀存儲(chǔ)器(E2PROM)——特點(diǎn)：對(duì)硬件電路沒(méi)有特殊要求，操作簡(jiǎn)單；在線讀寫(xiě)，在斷電情況下保存的數(shù)據(jù)信息不會(huì)丟失；可在寫(xiě)入過(guò)程中自動(dòng)進(jìn)行擦寫(xiě)。常用的典型EPROM芯片有2708（1K×8）、2716(2K×8)、2732(4K×8)、2764(8K×8)、27128(16K×8)、27256(32K×8)、27512(64K×8)等，方式\引腳A9A0VppVcc數(shù)據(jù)端功能讀低低高××Vcc5V數(shù)據(jù)輸出輸出禁止低高高××Vcc5V高阻備用高××××Vcc5V高阻編程低高低××12.5VVcc數(shù)據(jù)輸入校驗(yàn)低低高××12.5VVcc數(shù)據(jù)輸出編程禁止高××××12.5VVcc高阻標(biāo)識(shí)符低低高高低高VccVcc5V5V制造商編碼器件編碼(1)2764A芯片EPROM2764A芯片為雙列直插式28引腳的標(biāo)準(zhǔn)芯片，有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端Vcc和VPP，一個(gè)片選端CS，此外還有輸出允許OE和編程控制端PGM，容量為8K×8位，其引腳如圖所示。七種工作方式如表所示。線選法就是用除片內(nèi)尋址外的高位地址線直接分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信號(hào)為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。特點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單，適用于連接存儲(chǔ)芯片較少的場(chǎng)合。6.4存儲(chǔ)器地址選擇6.4.1線選法

全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。譯碼法的優(yōu)點(diǎn)是每片(或組)芯片的地址范圍是唯—確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。6.4.2全譯碼法

部分譯碼法是對(duì)高位地址線中的一部分(而不是全部)進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采用這種方法。

6.4.3部分譯碼法8位CPU有16根地址線A15～A0，8根數(shù)據(jù)線D7～D0。CPU可接訪問(wèn)的空間為64K，地址范圍為0000H～FFFFH，容量擴(kuò)展存儲(chǔ)器的類型可以是ROM和RAM。6.5CPU與存儲(chǔ)器的連接6.5.28位CPU與存儲(chǔ)器的連接1．ROM與8位CPU的連接設(shè)某系統(tǒng)需擴(kuò)展6KB的ROM，地址范圍安排在0000H～17FFH，選用3片EPROM2716構(gòu)成。2716的容量2K×8位，8根數(shù)據(jù)線，11根地址線，CPU地址總線A10～A0與芯片的地址線直接接連，高位地址線A15～A11通過(guò)譯碼器74LS138產(chǎn)生，且3片2716的高位地址分別為00000，00001，00010。選擇A13A12A11作為3位輸入端，并保證A15A14分別低電平，為低電平有效，2716與8位CPU的連接線路示意圖如圖所示。6.5.28位CPU與存儲(chǔ)器的連接(1)芯片選擇系統(tǒng)擴(kuò)展ROM6KB，可選4K×8EPROM(2732）與2K×8EPROM（2716）各1片。擴(kuò)展RAM可選8K×8SRAM（6264）2片。ROM、RAM與8位CPU的連接示意圖如圖所示。(2)地址分配與連接低位地址線直接與芯片地址線相連，高位地址A15A14A13產(chǎn)生片選信號(hào)。地址分配如表所示。

(3)數(shù)據(jù)線的連接

芯片8位數(shù)據(jù)線與數(shù)據(jù)總線直接接連。(4)控制信號(hào)連接

控制信號(hào)連接如圖所示。A15A!4A!3A12A11A10A9A8A7A6A5A4A3A2A1A0地址范圍2732000000000000000000001111111111110000H0FFFH2716000100000000000000010111111111111000H17FFH6264010000000000000001011111111111114000H5FFFH6264011000000000000001111111111111116000H7FFFHROM、RAM與8位CPU連接地址分配表8086CPU在組織1MB的存儲(chǔ)器時(shí)，其空間實(shí)際上被分成兩個(gè)512KB的存儲(chǔ)體(或稱為存儲(chǔ)庫(kù))，分別稱為偶地址體和奇地址體。奇地址體與8086數(shù)據(jù)總線中的D15～D8相連，其