邵小桃-電磁兼容和PCB設(shè)計(jì)Chp6課件_第1頁(yè)
邵小桃-電磁兼容和PCB設(shè)計(jì)Chp6課件_第2頁(yè)
邵小桃-電磁兼容和PCB設(shè)計(jì)Chp6課件_第3頁(yè)
邵小桃-電磁兼容和PCB設(shè)計(jì)Chp6課件_第4頁(yè)
邵小桃-電磁兼容和PCB設(shè)計(jì)Chp6課件_第5頁(yè)
已閱讀5頁(yè),還剩59頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第6章旁路和去耦電磁兼容與PCB設(shè)計(jì)電容的三個(gè)用途電容與諧振并聯(lián)電容器電源層和接地層電容電容的選擇與放置本章內(nèi)容6.1電容的三個(gè)用途電源線電感去耦電容這個(gè)環(huán)路盡量小電源線噪聲的消除2.旁路(Bypassing)

去除PCB高頻輻射噪聲–共模干擾3.體電容(Bulk)容納

配合去耦電容抑制I噪聲

陶瓷電容常用在超高頻器件鉭電解電容6.2

電容與諧振所有電容都由RLC電路組成。L:電感,與導(dǎo)線長(zhǎng)度有關(guān)Rs:導(dǎo)線中的電阻C:電容器的電容1.電容的物理特性電容在可計(jì)算的頻率上,相當(dāng)于一個(gè)諧振回路諧振狀態(tài)下,電容將有非常小的阻抗和有效的RF旁路頻率大于自諧振時(shí),電容漸變?yōu)楦行?,旁路和去耦效果下降圖:電容器的原理圖CLRsLRsESR:表示電容器的電阻損耗。包括:金屬電極分布電阻內(nèi)部電極間的接觸電阻外部端接點(diǎn)電阻ESL是一個(gè)損耗單元,當(dāng)限制電流在部件封裝內(nèi)流動(dòng)時(shí),對(duì)ESR要求越高,要減少寄生參數(shù),考慮電容長(zhǎng)寬比例。SMD電容長(zhǎng)寬比例基本相同。Note:高頻下的趨膚效應(yīng)增加了器件的引線電阻值,高頻ESR大于DC下的ESR對(duì)某些電容器:電容值隨溫度和直流偏置而變化等效串聯(lián)電阻隨溫度和直流偏置和頻率而變化等效串聯(lián)電感保持相對(duì)不變對(duì)于一個(gè)理想平板電容器,電感實(shí)際為零。高頻下|Z|=Rs,不存在固有諧振。ZC實(shí)際電容理想電容f1/2LCCL2.電容的諧振特性由于實(shí)際電容器的均有自諧振頻率,在自諧振頻率以下,電容器呈容性,高于自諧振頻率,電容器呈感性,阻抗隨頻率增加而增大,旁路和去耦效果下降。在諧振頻率fr

時(shí),|Z|有最小值,諧振頻率fr為:諧振點(diǎn)是電容阻抗的重要部分CeramicCap.自諧振頻率約值(基于引線長(zhǎng)度)電容值通孔,0.2in引線SMD(0805)1.0uF2.6MHz5MHz0.1uF8.2MHz16MHz0.01uF26MHz50MHz1000pF82MHz159MHz500pF116MHz225MHz100pF260MHz503MHz10pF821MHz1.6GHz通孔的引線電感:L=3.75nH(15nH/in)SMD引線電感:L=1nH引線長(zhǎng)1.6mm的陶瓷電容器電容量諧振頻率(MHZ)1F1.70.1F40.01F12.6

3300pF19.31100pF33680pF42.5330pF60SMDCeramic電容器在相同引線電感的自諧振頻率:

101001000

Frequency(MHz)1000010001001010.10.010.001100pF0.001uF0.01uF0.1uF阻抗(歐)陶瓷電容器的自諧振頻率高電源板和接地板構(gòu)成的平板電容器的自諧振頻率可達(dá)200~400MHz,采用20-H,可使自諧振頻率提高2~3倍采用大電容器和小電容器并聯(lián),也可有效改善自諧振頻率。3.電容的設(shè)計(jì)應(yīng)用6.3

并聯(lián)電容器(1)實(shí)際電容器均有自諧振頻率。低于自諧振頻率,電容器呈容性,高于自諧振頻率,電容器呈感性。(2)高于自諧振頻率,大電容值的電容器阻抗隨頻率增加而增加(感性),小電容值的電容器阻抗隨頻率增加而減小(容性)。(3)高于自諧振頻率,小電容值的電容器阻抗小于大電容值的電容器阻抗,起支配作用(4)比大電容值的電容器單獨(dú)存在時(shí)提供更小的凈阻抗1、Why并聯(lián)電容可以更有效抑制RFcurrent?3.兩個(gè)電容并聯(lián)的計(jì)算公式:6.8uF,Ripple:1VPP6.8uF+0.1uF,Ripple:0.3VPP

6.8uF+0.1uF+0.01uF,Ripple:0.1VPP100MHz的邏輯器件,有100mA到150mA負(fù)載變化:三端電容器的原理引線電感與電容一起構(gòu)成了一個(gè)T形低通濾波器在引線上安裝兩個(gè)磁珠濾波效果更好地線電感起著不良作用符號(hào)三端電容普通電容30701GHz206040插入損耗PCB用分立濾波器穿心電容金屬板隔離輸入輸出端一周接地電感很小電容的引出線在軸線上,電容兩端面是兩個(gè)極,電感較小。穿心電容的插入損耗插入損耗頻率1GHz普通電容理想電容穿心電容穿心電容、饋通濾波器以穿心電容為基礎(chǔ)的饋通濾波器廣泛應(yīng)用于RF濾波饋通濾波器饋通濾波器分類6.4

電源層和接地層電容1、電源層和接地層的電容特性在電壓板和和接地板之間總存在著電容,而且電源和接地層又非常小的等效引線長(zhǎng)度電感,沒有ESR,通常在高頻區(qū)段使用電源層作為去耦電容器來減小RF能量輻射。在多層板中:兩部件間的最大板間電感遠(yuǎn)小于1nH引線長(zhǎng)度電感為2.5~10nH平板電容器:A:平板電容器的面積h:兩個(gè)平板之間的距離:介電常數(shù)2、隱藏電容隱藏電容是一個(gè)專利制造過程。電源層和接地層被0.001in(0.25mm)的介質(zhì)材料分開介質(zhì)空間小,在200~300MHz間才有去耦作用,高于這個(gè)頻段,就需使用獨(dú)立電容器電源層和接地層間的距離越小,去耦性能就越好隱藏電容的技術(shù)使用費(fèi)遠(yuǎn)遠(yuǎn)查超過所有被替代的獨(dú)立電容器3、電源和接地層電容值的計(jì)算Cpp平板電容值:在TTL或低速邏輯中,不需要使用高自諧振頻率的去耦電容對(duì)高速應(yīng)用,電源層和接地層間的距離為0.005in更好A:平行板的面積d:層間距離:材料的相對(duì)介電常數(shù)(真空為1,F(xiàn)R-4為4.1~4.7)K:轉(zhuǎn)換系數(shù)(in0.2249,cm0.884)4.20-H原則10-H:平面的阻抗變化可以觀察到20-H:近似70%的通量邊界100-H:近似98%的通量邊界Note:PowerPlaneGroundPlane(RFEmission)PowerPlaneGroundPlane(RFEmissiondonotoccur)PowerPlaneGroundPlane10-H20-H100-HPCB上有多個(gè)功能子系統(tǒng),在高頻系統(tǒng)內(nèi)采用20H原則:CPU時(shí)鐘信號(hào)總線信號(hào)網(wǎng)絡(luò)和SCSI信號(hào)區(qū)對(duì)數(shù)字、模擬電路部分進(jìn)行隔離或?yàn)V波時(shí),可以按下圖所示使用20-H原則。6.5

電容的選擇與放置1.電容選擇選擇要點(diǎn):ESL、ESR:數(shù)字電路要求電容有很低的ESL、ESR選用絕緣電阻較大的電容額定電壓浪涌電壓是電容器能經(jīng)受得最大非持久性電壓工作頻率與自諧振頻率有關(guān)穿心電容用于高頻電磁干擾濾波選擇溫度系數(shù)好的(電容材料對(duì)溫度很敏感)(1)電容材料的選擇:-6020-3090-300Y5V30%C0.15-0.150-55125COG%C5-150-55125-10-5X7R%CNPO(COG)>X7R>Y5V電壓對(duì)陶瓷電容容量的影響COGX7RY5V200-20-40-60-80020406080100

%額定電壓(Vdc)%C選擇小的ESL和ESRESL要小,<10nHESR要小,<0.5歐ESR(100MHz)/m介質(zhì)材料封裝ESL(nH)NPO06030.66008051701206190X7R06030.6900805111012061.2120Y5V06032.58008053.19012063.2100(2)電容類型的選擇:選擇SMD電容元件(可減小引線長(zhǎng)度即引線電感)在高頻設(shè)計(jì)時(shí),應(yīng)選擇自諧振頻率高的電容器(3)電容大小的選擇:電容值選擇不要大于設(shè)計(jì)值(4)Tantalumandceramic電容性能的比較:TantalumCeramicCasesizeA(1206),B,C,D,E0402,0603,0805,1206,1210RatedVoltage(V)4~5010~500CapacitanceRange(uF)0.1~100X7R:0.0001~3.3Y5V:0.022~22.0PolarityPolarBi-directionalImportantParameterTantalumCeramicESR/OutputRippleXVolumetricefficiencyXWidetemp.RangeXLowinductanceXDCbiasXMicrophonic(piezoelectriceffect)XHighFrequencyfilteringXXc:容抗(歐)f:諧振頻率(Hz)C:電容器的電容V源ZsZL如:Zs=150歐,ZL=2.0K歐2.去耦電容的選擇(1)如已知時(shí)鐘信號(hào)的邊沿速率tr例1:邊沿速率tr是5ns,Rt是140歐,例2:tr=tf=2ns,60MHz頻率,Rt是33歐(TTL典型值),(2)如已知所要濾出的最高頻率fmax例:為濾除20MHz頻率信號(hào),Rt是140歐,忽略內(nèi)阻3.旁路電容的選擇如果變沿速率的畸變?nèi)菰S,應(yīng)使用大一級(jí)的電容標(biāo)準(zhǔn)值選擇具有適當(dāng)額定值和介電常數(shù)的電容選擇稍大的誤差,誤差在+80%~0%對(duì)供電濾波合適使用電容引線最短,線路電感最小太大電容會(huì)導(dǎo)致信號(hào)過大的畸變旁路電容種類(Bypasscapacitorgroups)種類(Type)RangeofinterestApplicationElectrolytic1uFto>20uFCommonlyusedatpower-supplyconnectiononboardGlass-EncapsulatedCeramic0.01uFto0.1uFUsedasbypassedcapacitoratthechip.AlsooftenplacedinparallelwithElectrolytictowidenthefilterbandwidthandincreasetherejectionbandCeramicChip0.01uFto0.1uFPrimarilyusedasthechip.AlsousefulwherelowproimportantCOG(NPO)<0.1uFBypassfornoise-sensitivedevice.Oftenusedinparallelwithanotherceramicchiptoincreasetherejectionband4.大電容的選擇可為電路提供能量?jī)?chǔ)存,為電路提供穩(wěn)定最佳電壓和電流例:一塊有200個(gè)CMOS器的PCB,在2ns時(shí)鐘周期內(nèi),每個(gè)具有5pF的切換負(fù)載,電壓源的電感為80nH,求C.5.電容的放置每個(gè)LSIVLSI器件處要加去耦電容電源入口處要加旁路電容,通常是直接在兩個(gè)電源引腳上,安裝兩個(gè)并聯(lián)電容I/

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論