邵小桃-電磁兼容和PCB設計Chp8課件

第8章靜電放電抑制的基本概念電磁兼容與PCB設計靜電放電現(xiàn)象ESD保護技術本章內(nèi)容8.1

靜電放電現(xiàn)象不同材料的衣服摩擦產(chǎn)生的靜電電壓(kV)ESD是一個上升時間可以小于1ns甚至幾百個ps的非?？斓倪^程。它可以產(chǎn)生幾十kv/m甚至更大電磁脈沖。頻譜從DC到幾GHz。ESD對電子器件和高速電子設備不但有破壞作用，也有非常強的EMI。人體的靜電放電模型可用電阻R和電容C串聯(lián)來模擬芯片的輸入電阻Ri為6kΩ，正常工作的數(shù)字信號幅度為3.3V，寬度為2ns，數(shù)字信號包含的能量為:靜電放電產(chǎn)生的電磁場靜電放電在一個對地短接的物體暴露在靜電場中時發(fā)生。兩個物體之間的電位差將引起放電電流，傳送足夠的電量以抵消電位差。這個高速電量的傳送過程即ESD。在這個過程中，將產(chǎn)生潛在的破壞電壓、電流及電磁場。ESD能量傳播有兩種方式：放電電流通過導體傳播激勵一定頻譜寬度的脈沖能量在空間傳播所有元器件、組件和設備在焊接、組裝、調(diào)試和實際使用時都可能受到靜電或ESD的破壞或損傷。所以元器件、組件和設備要有一定的抗靜電能力才能保證其靜電安全。被直接通過敏感電路的ESD電流損壞或摧毀。這種損壞由于ESD電流直接進入元件管腳，通常導致永久損壞。被流過接地回路的ESD電流損壞或摧毀。通常大部分的電路設計者，都認為接地回路是低阻抗的，由于接地回路的抖動，實際上它不是低阻抗的，結(jié)果就是經(jīng)常摧毀電路。而且地的抖動，也會造成CMOS電路的LATCH-UP.被電磁場耦合損壞。這種影響通常不會造成電路摧毀，因為通常只是一小部分ESD能量被耦合到敏感電路。被預先放電的電場損壞。這種損壞模式不象其他幾種模式那么普遍，它通常在非常敏感和高阻抗的模擬電路中看到。3.四種和PCB有關的ESD損壞模式：8.2

ESD保護技術防止靜電荷的產(chǎn)生和積累，徹底消除靜電放電發(fā)生；使物體表面絕緣，防止靜電放電發(fā)生；控制靜電放電的路徑，阻隔ESD效應的發(fā)生，避免對電路的影響。1.ESD防護的關鍵：（2）放置高電壓電容

用耐壓至少為1.5kV的圓盤狀的陶瓷電容，放在I/O連接器的最靠近位置。如果電容耐壓太低，就會在ESD事件初次發(fā)生時被毀壞。（3）專用ESD抑制元件

采用專為瞬時電壓抑制而設計的半導體元件。（4）LC濾波器

采用低通LC濾波器，阻止高頻ESD能量進入系統(tǒng)。電感對脈沖呈高阻抗特性，從而衰減非脈沖能量進入系統(tǒng)。電容被放在電感的輸入端，而不是電感的輸出端或I/O端。3.PCB靜電防護設計I/O端口與電路分離，隔離開單獨地，電纜接I/O地或浮地。數(shù)字電路時鐘前沿時間小于3ns時，要在I/O連接器端口對地間設計火花放電間隙防護電路。空氣擊穿場強為30kV/cm，殼接地時安全距離為0.05cm，殼不接地時安全距離為0.84cm。火花間隙應小于這個距離。I/O端口加高壓電容器，加在剛剛出口的位置，電容耐壓要足夠，多用陶瓷電容器。I/O端口加LC濾波器。ESD敏感電路采用護溝和隔離區(qū)的設計方法。

PCB上下兩層采用大面積敷銅并多點接地。電纜穿過鐵氧體環(huán)可以大大減小ESD電流，也可減小EMI輻射。多層PCB比雙層PCB的防非直擊ESD性能改善10到100倍。回路面積盡可能小，包括信號回路和電源回路。ESD電流產(chǎn)生磁影響。在功能板頂層和底層上設計3.2mm的印制線防護環(huán)，防護環(huán)不能與其它電路連接。注意環(huán)流所在的環(huán)路面積。其中包括元件、I/O連接器、元件/電源面之間的距離。減小環(huán)路面積的方法：嚴格控制地面和電源子系統(tǒng)之間的耦合。保持地線和電源線彼此靠近（或電源面互相臨近）信號線必須盡可能的靠近地線，地平面，OV參考面和它們的關心的電路。在電源和地之間使用具有高的自諧振頻率，盡可能低的ESL和ESR旁路電容.保持走線長度越短越好，將天線耦合減到最小程度。在PCB板的頂層和底層沒有元件或電路的區(qū)域，盡可能多的加入地平面。4.PCB靜電放電保護技術-環(huán)路面積在ESD敏感元件和其它功能區(qū)之間，加入保護帶或隔離帶。將所有機殼的地都接到地阻抗。采用齊納二極管（穩(wěn)壓二極管）或ESD抑制元件來提供瞬時保護。地的瞬時保護設備應接到機殼地，而不是電路地。由鐵氧體材料制成的串珠或濾波器，能夠提供很好的ESD電流衰減，從而為輻射發(fā)射提供EMI保護。采用多層PCB板能夠提供比兩層板好10倍到100倍的的非接觸ESD電磁場保護。保護鑲邊不同于地線。它通過對PCB板邊沿的處理，將ESD風險降到最小。為了阻止和內(nèi)部電路沒關系的ESD干擾，輻射或傳導耦合到電路元件，在PCB板的頂層和底層周邊邊沿，放置3.2mm厚的保護鑲邊。將保護鑲邊通過整個PCB邊沿連接到0參考面。保護鑲邊保護帶地通過從保護帶連接到板內(nèi)地面或機殼地保護帶連接到板邊沿CPU5.保護鑲邊（GuardBands）（2）信號地與機箱單點接地，接地點選擇在電纜入口處。錯誤正確ESD1I