微機(jī)原理 第四章 存儲(chǔ)器課件

4.1現(xiàn)代高檔微機(jī)系統(tǒng)的存儲(chǔ)器體系結(jié)構(gòu)4.2半導(dǎo)體存儲(chǔ)器的分類與選用原則4.3存儲(chǔ)器芯片和存儲(chǔ)條的接口特性4.4內(nèi)存儲(chǔ)器系統(tǒng)的構(gòu)成原理4.5高速緩存器（Cache)基本原理4.6虛擬存儲(chǔ)器基本原理4.7PC系列微機(jī)的內(nèi)存配置及其管理第四章存儲(chǔ)器4-114.1現(xiàn)代高檔微機(jī)系統(tǒng)的存儲(chǔ)器

體系結(jié)構(gòu)4.1.1分級(jí)存儲(chǔ)器結(jié)構(gòu)4.1.2虛擬存儲(chǔ)器結(jié)構(gòu)4-24.1現(xiàn)代高檔微機(jī)系統(tǒng)的存儲(chǔ)器體系結(jié)構(gòu)4.1.1分級(jí)存儲(chǔ)器結(jié)構(gòu)分級(jí)存儲(chǔ)器結(jié)構(gòu)示意圖CPU內(nèi)部寄存器高速緩沖存儲(chǔ)器(Cache)內(nèi)存儲(chǔ)器外存儲(chǔ)器容量增速度、位價(jià)格減高速緩存的引入，把慢速的內(nèi)存當(dāng)高速內(nèi)存來使用。4.1.2虛擬存儲(chǔ)器結(jié)構(gòu)

虛擬存儲(chǔ)器技術(shù)是在內(nèi)存與外存之間引入相應(yīng)的硬件和軟件，把大容量的外存當(dāng)大容量的內(nèi)存來使用。4-34.2.1半導(dǎo)體存儲(chǔ)器的分類4.2半導(dǎo)體存儲(chǔ)器的分類與選用原則?ROM的類型?RAM的類型掩模ROMPROM

EPROM

E2PROMFlashROMSRAM

DRAMIRAMNVRAM半導(dǎo)體存儲(chǔ)器從功能和應(yīng)用角度主要有兩大類:4-5FlashROM的特點(diǎn):4.2.1半導(dǎo)體存儲(chǔ)器的分類兼具有EEPROM、SRAM和DRAM的優(yōu)點(diǎn)：■速度高、密度大；非易失；■內(nèi)含命令、狀態(tài)寄存器，可在線編程；■可整片/按扇區(qū)/按頁(yè)面/按字節(jié)擦寫；■有數(shù)據(jù)保護(hù)、保密能力。FlashROM應(yīng)用：■主板、顯卡BIOS■移動(dòng)存儲(chǔ)器■MP3播放器■數(shù)碼相機(jī)、攝像機(jī)存儲(chǔ)卡

■嵌入式、便攜式系統(tǒng)電子盤4-64.2.2存儲(chǔ)器芯片的選用原則4.2半導(dǎo)體存儲(chǔ)器的分類與選用原則1.ROM與RAM的選用2.ROM類型的選用3.RAM類型的選用4.芯片型號(hào)的選用掩模ROMPROMEPROM

E2PROMFlashROMSRAMDRAM內(nèi)存條4個(gè)層面4-74.3.1各類存儲(chǔ)芯片的接口共性1.各類存儲(chǔ)器芯片的通用引腳從與CPU接口的特性看，各類存儲(chǔ)器芯片除電源線和地線外，一般都有以下四類外部引腳信號(hào)線：4.3存儲(chǔ)器芯片和存儲(chǔ)條的接口特性

用于選擇存儲(chǔ)器存儲(chǔ)單元用于向存儲(chǔ)器芯片寫入或從存儲(chǔ)器芯片讀出數(shù)據(jù)用于選擇存儲(chǔ)器芯片用于控制存儲(chǔ)器芯片中數(shù)據(jù)的讀出或?qū)懭氪鎯?chǔ)器芯片的通用引腳A0A1AnD0D1Dm地址線

OEWE數(shù)據(jù)線讀允許片選寫允許

CS4-92.與CPU的連接特性不匹配4.3.1各類存儲(chǔ)芯片的接口共性4類接口信號(hào)線（電源線除外）數(shù)據(jù)線地址線片選線讀/寫控制線直連直連地址譯碼器DB

低位

高位AB匹配直連等待產(chǎn)生電路CB相應(yīng)線CPU關(guān)鍵：高低位AB如何劃分根據(jù)譯碼方式的不同，可有三種常用片選控制方法：1、線選法2、全譯碼法3、局部譯碼法4-104.3.2DRAM的接口特殊性

動(dòng)態(tài)刷新

地址線二路復(fù)用2.DRAM接口的特殊性

●DRAM芯片集成度高，存儲(chǔ)容量大，為節(jié)省外部引腳，其地址輸入一般采用兩路復(fù)用鎖存方式1.DRAM在原理和結(jié)構(gòu)上與SRAM有很大不同：

●DRAM是靠電荷存儲(chǔ)器件（或電容）存儲(chǔ)信息，由于電容存在漏電現(xiàn)象，不停電也會(huì)導(dǎo)致信息丟失。4.3存儲(chǔ)器芯片與CPU的接口特性4-112.DRAM存儲(chǔ)條實(shí)物樣例3.各類內(nèi)存條接口特性及安裝規(guī)則4.3.3.DRAM存儲(chǔ)條及其接口特性(a)168線256MBSDRAM內(nèi)存條(b)184線256MBDDRSDRAM內(nèi)存條4-134.4內(nèi)存儲(chǔ)器系統(tǒng)的構(gòu)成原理——用存儲(chǔ)器芯片構(gòu)成存儲(chǔ)器系統(tǒng)存儲(chǔ)器結(jié)構(gòu)的確定

——單體？多體？存儲(chǔ)器芯片的選配存儲(chǔ)器接口的設(shè)計(jì)

——關(guān)鍵三項(xiàng)任務(wù)：4-144.4.1存儲(chǔ)器結(jié)構(gòu)的確定

在微機(jī)系統(tǒng)中，為能支持多種數(shù)據(jù)寬度操作，存儲(chǔ)器一般都按字節(jié)編址，以字節(jié)為單位構(gòu)成。所以：對(duì)8位微機(jī)，用單體結(jié)構(gòu)對(duì)16位微機(jī)，用雙體結(jié)構(gòu)對(duì)32位微機(jī)，用4體結(jié)構(gòu)……4-152.8體存儲(chǔ)器結(jié)構(gòu)示例（Pentium存儲(chǔ)器）PentiumA3~A31D0~D63地址鎖存器存儲(chǔ)體0存儲(chǔ)體1存儲(chǔ)體2存儲(chǔ)體7數(shù)據(jù)收/發(fā)驅(qū)動(dòng)器A3~A31D0~D7D16~D23D56~D63D8~D15D0~D63BE7BE2BE1BE04.4.1存儲(chǔ)器結(jié)構(gòu)的確定4-174.4.2存儲(chǔ)器芯片的選配位擴(kuò)展字?jǐn)U展字位擴(kuò)展存儲(chǔ)器芯片的選配包括芯片的選擇和組配兩方面。其中，存儲(chǔ)器芯片的組配又包括：4-184.4.2存儲(chǔ)器芯片的選配通過位擴(kuò)展，滿足（8位）字長(zhǎng)要求。地址總線A0A91K×1位76543210DDDD7D6D5DDDD4D3D2D1D0DDA0A9CSWE數(shù)據(jù)總線?地址、片選、讀/寫控制線并連?數(shù)據(jù)線分連等效的1K×8位芯片位擴(kuò)展字?jǐn)U展字位擴(kuò)展

例如，用1K×1位芯片組成1KB存儲(chǔ)器的位擴(kuò)展設(shè)計(jì)如下：4-19位擴(kuò)展字?jǐn)U展字位擴(kuò)展4.4.2存儲(chǔ)器芯片的選配

當(dāng)存儲(chǔ)芯片的字長(zhǎng)和存儲(chǔ)單元數(shù)均不能滿足存儲(chǔ)器系統(tǒng)的要求時(shí)，就需要進(jìn)行字位全擴(kuò)展。包括兩方面設(shè)計(jì)：

位擴(kuò)展設(shè)計(jì)

字?jǐn)U展設(shè)計(jì)4-21實(shí)際上就是要解決存儲(chǔ)器同CPU三大總線的正確連接與時(shí)序匹配問題。而重點(diǎn)又是在地址分配的基礎(chǔ)上實(shí)現(xiàn)地址譯碼。1.存儲(chǔ)器片選控制方法2.存儲(chǔ)器接口設(shè)計(jì)舉例4.4.3存儲(chǔ)器接口設(shè)計(jì)4-22?線選法?局部

譯碼法?全局

譯碼法低位地址線直接接片內(nèi)地址，將余下的高位地址線分別作為芯片的片選信號(hào)。1.存儲(chǔ)器片選控制方法A0～A10

2KB(0)11A0～A10A11A0～A10

2KB(1)A0～A10

2KB(3)A0～A10

2KB(2)A12A13A14CSCSCSCSA15用于片選的地址線(A14～A11)在每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，因此，存儲(chǔ)空間的利用率低。4.4.3存儲(chǔ)器接口設(shè)計(jì)4-23

與前兩種譯碼方法相比，存儲(chǔ)空間利用率最高且譯出的地址連續(xù)，不存在地址重疊問題，但譯碼電路最復(fù)雜。對(duì)余下高位地址總線全部譯碼，譯碼輸出作為各存儲(chǔ)器芯片的片選控制信號(hào)。?線選法?局部

譯碼法?全局

譯碼法無論是局部譯碼還是全譯碼，譯碼方案既可采用門電路譯碼、譯碼器芯片譯碼，還可采用PROM芯片譯碼等。1.存儲(chǔ)器片選控制方法4.4.3存儲(chǔ)器接口設(shè)計(jì)譯碼器A0～A12

8KB(0)13A0～A12A0～A12

8KB(1)A0～A12

8KB(3)A13～A15CSCSCSY0Y1Y3Y4～Y74-252.存儲(chǔ)器接口設(shè)計(jì)舉例例4.1試用2732EPROM芯片為某8位微機(jī)系統(tǒng)(地址總線寬度為20位)構(gòu)建一個(gè)32KB的程序存儲(chǔ)器，要求存儲(chǔ)器地址范圍為F8000H至FFFFFH。分析：2732為4K×8位的EPROM芯片。此例不必進(jìn)行位擴(kuò)展，但要進(jìn)行字?jǐn)U展,即用8片2732芯片將存儲(chǔ)器字?jǐn)?shù)擴(kuò)展到32K個(gè)。

∴關(guān)鍵是在地址分配的基礎(chǔ)上確定譯碼方案4.4.3存儲(chǔ)器接口設(shè)計(jì)4-26解：（1）根據(jù)要求列出存儲(chǔ)器地址分配表容量分配芯片地址范圍容量分配芯片地址范圍4KB2732-1F8000～F8FFFH4KB2732-5FC000～FCFFFH4KB2732-2F9000～F9FFFH4KB2732-6FD000～FDFFFH4KB2732-3FA000～FAFFFH4KB2732-7FE000～FEFFFH4KB2732-4FB000～FBFFFH4KB2732-8FF000～FFFFFH4.4.3存儲(chǔ)器接口設(shè)計(jì)4-27(3)確定譯碼電路片選譯碼電路1A12A13A14A15A16A17A18A191KΩ+5VCBG2AG1AY0Y1Y2Y3Y4Y5Y6Y7F8000～F8FFFHF8000～F8FFFHFA000～FAFFFHFB000～FBFFFHFC000～FCFFFHFD000～FDFFFHFE000～FEFFFHFF000～FFFFFH74LS138&G2BIO/M4.4.3存儲(chǔ)器接口設(shè)計(jì)4-29(4)存儲(chǔ)器電路1A12A13A14A16A15WAITIO/MA17A18A191kΩY0Y1Y2Y3Y4Y5Y6Y7ABCG2AG2BG174LS138+5VA0～A11273232K×8bitD0～D7CSCSOECSRDCSCSCSCSCS&4.4.3存儲(chǔ)器接口設(shè)計(jì)4-30

解：該例SRAM芯片字長(zhǎng)不足8位,需用2個(gè)芯片為一組進(jìn)行位擴(kuò)展后，再進(jìn)行字?jǐn)U展。芯片組位分配地址范圍A19A18A17A16A15A14A13

A12

～A00#、2#10010000000～1FFFH90000～91FFFH1#、3#10010010000～1FFFH92000～93FFFH

例4.2試用8K×4位的SRAM芯片為某8088微機(jī)系統(tǒng)構(gòu)成一個(gè)16KB的RAM存儲(chǔ)器，RAM的起始地址為90000H。(1)列出各芯片組的地址范圍和存儲(chǔ)器地址位分配4.4.3存儲(chǔ)器接口設(shè)計(jì)4-31（2）用門電路譯碼來產(chǎn)生2個(gè)芯片組的片選信號(hào)。字位擴(kuò)展設(shè)計(jì)如下：

用8K×4位芯片構(gòu)成的16KB存儲(chǔ)器

A0～A12CS

D0～D3WE8K×4位(1#)

A0～A12CS

D0～D3WE8K×4位(2#)

A0～A12

CS

D0～D3WE8K×4位(0#)&WRD4～D7413A0～A12A19A18A17A16A15A14

A0～A12CS

D0～D3WE

8K×4位(3#)D0～D34≥1≥1A13M/IO4.4.3存儲(chǔ)器接口設(shè)計(jì)4-32

例4.3試用16K×8位的SRAM芯片為某8086微機(jī)系統(tǒng)設(shè)計(jì)一個(gè)256KB的RAM存儲(chǔ)器系統(tǒng)，RAM的起始地址為00000H。偶數(shù)存儲(chǔ)體

奇數(shù)存儲(chǔ)體芯片A19A18A17A16A15A14～

A1A0芯片A19A18A17A16A15A14～

A1A00000000000～FFFFH00000000000～FFFFH11000010000～FFFFH01000010000～FFFFH12000100000～FFFFH02000100000～FFFFFFFFH03000110000～FFFFFFFFH04001000000～FFFFFFFFH05001010000～FFFFH16001100000～FFFFH06001100000～FFFFFFFFH07001110000～FFFFH1解：此例要采用雙體結(jié)構(gòu)。這時(shí)，兩個(gè)存儲(chǔ)體中各存儲(chǔ)芯片的地址位分配如下表所示。4.4.3存儲(chǔ)器接口設(shè)計(jì)4-33譯碼方案選擇：※獨(dú)立的地址譯碼※統(tǒng)一的地址譯碼各存儲(chǔ)體使用相同的讀/寫控制信號(hào)，而用字節(jié)選擇信號(hào)（A0和BHE）作譯碼器的使能控制信號(hào)。用字節(jié)選擇信號(hào)（A0和BHE）與CPU的讀/寫信號(hào)組合產(chǎn)生各存儲(chǔ)體的讀/寫信號(hào)。4.4.3存儲(chǔ)器接口設(shè)計(jì)4-344.4.3存儲(chǔ)器接口設(shè)計(jì)奇數(shù)存儲(chǔ)體CSD0～D7D8～D15A1～A14A18A19A15A16A17M/IOBHE

BLE（A0）A0～A13A0～A1316K×816K×8偶數(shù)存儲(chǔ)體128K×8128K×8RD8814D0～D7D0～D7CSCSCSCSCSCSCSWEOEWEOECSWRG2AG2BG2AG2BY0Y7Y0Y7≥1ABCG1ABCG1用16K×8位的SRAM芯片實(shí)現(xiàn)的8086存儲(chǔ)器4-354.5高速緩存器（Cache)基本原理4.5.1高速緩沖存儲(chǔ)器結(jié)構(gòu)

4.5.2高速緩存器與內(nèi)存的映像方式

4.5.3高速緩存器的讀/寫過程

4.5.4分級(jí)Cache結(jié)構(gòu)與平均訪存周期的估算Cache是為了把由DRAM組成的大容量?jī)?nèi)存儲(chǔ)器都看作是高速存儲(chǔ)器而設(shè)置的小容量局部存儲(chǔ)器,一般由高速SRAM構(gòu)成。

Cache的有效性是利用了程序?qū)Υ鎯?chǔ)器的訪問在時(shí)間上和空間上所具有的局部區(qū)域性。4-364.5.1高速緩沖存儲(chǔ)器結(jié)構(gòu)

動(dòng)畫演示4-374.5.2高速緩存器與內(nèi)存的映像方式

高速緩存中各頁(yè)所存的位置與主存中相應(yīng)頁(yè)的映像關(guān)系，決定于對(duì)高速緩存的管理策略。從原理上，可以把映像關(guān)系分為三種方式：全關(guān)聯(lián)方式直接映射方式分組關(guān)聯(lián)方式4-381.全關(guān)聯(lián)方式4.5.2高速緩存器與內(nèi)存的映像方式

Cache和內(nèi)存均分為若干個(gè)字節(jié)數(shù)相同的頁(yè)。內(nèi)存中的任一頁(yè)都可被調(diào)入Cache的任一頁(yè)中，所調(diào)入頁(yè)的頁(yè)號(hào)需全部存入地址索引機(jī)構(gòu)中。尋址時(shí),需將尋址地址同索引機(jī)構(gòu)中的全部標(biāo)記地址(頁(yè)號(hào))進(jìn)行比較。2.直接映射方式Cache中全部單元被劃分成大小固定的頁(yè)；內(nèi)存則被劃分成段,段再被劃分成與Cache大小相同的頁(yè)。Cache中的各頁(yè)只接收內(nèi)存中相同頁(yè)號(hào)的內(nèi)容,地址索引機(jī)構(gòu)中存放的標(biāo)記地址是內(nèi)存的段號(hào)。尋址操作時(shí)只需比較段號(hào)，無需比較頁(yè)號(hào),大大減少了地址比較次數(shù)。

3.分組關(guān)聯(lián)方式這種方式是前兩種方式的折中：Cache和內(nèi)存都分為對(duì)應(yīng)的若干組；然后,組內(nèi)直接映射，組間全關(guān)聯(lián)映射。4-394.5.3高速緩存器的讀/寫過程

1.Cache的讀過程

CPU將主存地址送往主存、啟動(dòng)主存讀的同時(shí)，也將主存地址送往Cache，并將主存地址高位部分同存放在地址映象機(jī)構(gòu)內(nèi)部的地址標(biāo)記相比較：

●若CPU要訪問的地址單元在Cache中(命中)，CPU只讀Cache，不訪問主存；●若不在(未命中)，這時(shí)就需要從主存中訪問,同時(shí)把與本次訪問相鄰近的一頁(yè)內(nèi)容復(fù)制到Cache中，并在地址映象機(jī)構(gòu)中進(jìn)行標(biāo)記。

4-402.Cache的寫過程4.5.3高速緩存器的讀/寫過程Cache的寫操作與讀操作有很大的不同，這是因?yàn)樵诰哂蠧ache的系統(tǒng)中，同一個(gè)數(shù)據(jù)有兩個(gè)拷貝，一個(gè)在主存，一個(gè)在Cache中。因此，當(dāng)對(duì)Cache的寫操作命中時(shí)，就會(huì)出現(xiàn)如何使Cache與主存內(nèi)容保持一致的問題。針對(duì)這一情況，通常有如下幾種解決方法:通寫(Write-Through)法改進(jìn)通寫(ImprovedWrite-Through)法回寫(Write-Back)法4-41(1)通寫(Write-Through)法4.5.3高速緩存器的讀/寫過程通寫法改進(jìn)通寫法回寫法

每次寫入Cache時(shí)，同時(shí)也寫入主存，使主存與Cache相關(guān)頁(yè)內(nèi)容始終保持一致。Cache的寫過程

◆優(yōu)點(diǎn)：簡(jiǎn)單，能保持主存與Cache副本的一致性，Cache中任意頁(yè)的內(nèi)容都可被隨時(shí)置換，決不會(huì)造成數(shù)據(jù)丟失的錯(cuò)誤；◆缺點(diǎn)：每次Cache寫插入慢速的訪主存操作，影響工作速度。4-42(2)改進(jìn)通寫法4.5.3高速緩存器的讀/寫過程通寫法改進(jìn)通寫法回寫法

如果對(duì)Cache寫入的后面緊接著進(jìn)行的是讀操作，那么在主存寫入完成前即讓CPU開始下一個(gè)操作，這樣就不至于造成時(shí)間上的浪費(fèi)；如果前后兩個(gè)操作都是對(duì)Cache的寫，或者雖然是讀，但對(duì)Cache的尋址沒有命中時(shí)，仍需在CPU寫主存時(shí)插入等待周期。Cache的寫過程這種方法與通寫法比，有利于改善系統(tǒng)性能。4-43(3)回寫法4.5.3高速緩存器的讀/寫過程通寫法改進(jìn)通寫法回寫法每次只是暫時(shí)將數(shù)據(jù)寫入Cache，并用標(biāo)志將該頁(yè)加以注明。當(dāng)Cache中任一頁(yè)數(shù)據(jù)被置換時(shí)，只要在它存在期間發(fā)生過對(duì)它的寫操作,那么在該頁(yè)被覆蓋之前必須將其內(nèi)容寫回到對(duì)應(yīng)主存位置中去；如果該頁(yè)內(nèi)容沒有被改寫,則其內(nèi)容可以直接淘汰，不需回寫。Cache的寫過程這種方法的速度比通寫法快,但結(jié)構(gòu)要復(fù)雜的多,而且主存中的頁(yè)未經(jīng)隨時(shí)修改，可能失效。4-444.5.4分級(jí)Cache結(jié)構(gòu)與平均訪存周期的估算為了最大限度地提高Cache的命中率，目前高檔微機(jī)系統(tǒng)中普遍不僅采用了一級(jí)Cache,而且增設(shè)了二級(jí)Cache，從而構(gòu)成一種分級(jí)Cache結(jié)構(gòu)。

在有兩級(jí)Cache的系統(tǒng)中，CPU對(duì)內(nèi)存的平均訪問周期T大體可按下式估算：

T=T1×H1+T2×(1-H1)×H2+TM(1-H1)(1-H2)式中：T1、T2和TM分別為一級(jí)Cache、二級(jí)Cache和內(nèi)存的存取周期，H1和H2分別為一級(jí)Cache和二級(jí)Cache的命中率。4-454.6虛擬存儲(chǔ)器基本原理1.段頁(yè)式管理思想2.虛擬地址向物理地址的轉(zhuǎn)換4.Pentium使用4MB頁(yè)面時(shí)的地址定位3.頁(yè)部件中的TLB結(jié)構(gòu)及原理4-461、段頁(yè)式管理思想虛擬地址空間是二維的，而線性地址空間和物理地址空間都是一維的。4.6虛擬存儲(chǔ)器基本原理80486/Pentium存儲(chǔ)器分段分頁(yè)機(jī)制示意圖段選擇符：偏移量虛擬地址150310分段機(jī)制線性地址分頁(yè)機(jī)制310310物理地址01CR0的PG位1,分頁(yè)0,不分頁(yè)4-472.虛擬地址向物理地址的轉(zhuǎn)換全局或局部段描述符表段選擇符TIRPL段內(nèi)偏移量1364位段描述符基址32位段基址+????????????（邏輯地址）線性地址頁(yè)目錄索引頁(yè)表項(xiàng)索引頁(yè)內(nèi)偏移量頁(yè)目錄表頁(yè)目錄項(xiàng)全局或局部描述符表寄存器10CR332位×210=4KB頁(yè)表??????頁(yè)表項(xiàng)1032位×210=4KB物理地址2級(jí)頁(yè)表機(jī)構(gòu)3112121102031222112110[共214×232=246=64TB]32位……153210310:動(dòng)畫演示4.6虛擬存儲(chǔ)器基本原理4-483.頁(yè)部件中的TLB結(jié)構(gòu)及原理4.6虛擬存儲(chǔ)器基本原理Pentium使用4KB分頁(yè)時(shí)，采用兩級(jí)頁(yè)表機(jī)構(gòu)節(jié)省了內(nèi)存，但處理器進(jìn)行地址變換時(shí)，需訪問兩級(jí)頁(yè)表，從而降低了地址變換速度。為此,Pentium在頁(yè)部件中設(shè)置了一個(gè)轉(zhuǎn)換后援緩沖器TLB。

TLB是一個(gè)可容納32個(gè)頁(yè)表項(xiàng)的高速緩存，它存放著最近訪問過的32個(gè)頁(yè)面所對(duì)應(yīng)的頁(yè)表項(xiàng)。地址轉(zhuǎn)換時(shí)，先查TLB,未命中時(shí)，再查二級(jí)頁(yè)表。線性地址位31～