數(shù)電與模電-第5章時(shí)序邏輯電路

第5章時(shí)序邏輯電路5.1時(shí)序邏輯電路概述時(shí)序邏輯電路的特點(diǎn):電路在任何時(shí)候的輸出穩(wěn)定值,不僅與該時(shí)刻的輸入信號(hào)有關(guān),而且與該時(shí)刻以前的電路狀態(tài)有關(guān);電路結(jié)構(gòu)具有反饋回路.1.時(shí)序邏輯電路的基本概念具有記憶功能存儲(chǔ)電路2.時(shí)序邏輯電路的結(jié)構(gòu)模型XZQW組合電路存儲(chǔ)電路外部輸入信號(hào)外部輸出信號(hào)驅(qū)動(dòng)信號(hào)狀態(tài)信號(hào)3.時(shí)序邏輯電路的描述方法（1）邏輯方程輸出方程:Z(tn)=F[X(tn),Q(tn)]

驅(qū)動(dòng)方程:W(tn)=G[X(tn),Q(tn)]

狀態(tài)方程:Q(tn+1)=H[W(tn),Q(tn)]

說(shuō)明任何時(shí)刻的輸出不僅和該時(shí)刻的外部輸入信號(hào)有關(guān)，而且和該時(shí)刻的電路狀態(tài)及以前的輸入信號(hào)有關(guān)。（2）狀態(tài)表輸入原狀態(tài)新?tīng)顟B(tài)輸出

XQnQn+1Z輸入原狀態(tài)QnQn+1/ZX新?tīng)顟B(tài)/輸出QnQn+1X/Z原狀態(tài)新?tīng)顟B(tài)輸入/輸出（3）狀態(tài)圖（4）時(shí)序圖(定時(shí)波形圖)ResetSetQ1.RS鎖存器的電路結(jié)構(gòu)及邏輯符號(hào)≥1≥1SDRDQQSRQQSRQQ或SD:置位端(置1端);RD:復(fù)位端(置0端);兩個(gè)輸入端(激勵(lì)端):定義:Q=0,Q=1為0狀態(tài);Q=1,Q=0為1狀態(tài).5.2.1普通鎖存器(2)邏輯功能分析設(shè):電路的原狀態(tài)表示為Qn,新?tīng)顟B(tài)表示為Qn+1.①SD=0;RD=1(置0信號(hào)RD有效):≥1≥1

01QQ0110結(jié)論:Qn+1=0②SD=1;RD=0(置1信號(hào)SD有效):≥1≥110QQ1001結(jié)論:Qn+1=1③SD=0;RD=0(無(wú)激勵(lì)信號(hào)),有下列兩種情況:≥1≥1

00QQ0110≥1≥1

00QQ0101結(jié)論:Qn+1=Qn0110④SD=1;RD=1(置0、置1同時(shí)信號(hào)有效):≥1≥111QQ0000作用時(shí)≥1≥1

00QQ0110≥1≥1

00QQ0101激勵(lì)信號(hào)同時(shí)消失后一般情況下，SD=RD=1應(yīng)禁止使用。RS鎖存器的約束條件：SDRD=0

。由與非門(mén)構(gòu)成的RS鎖存器：&&SDRDQQSRQQSRQQ或(3)RS鎖存器的功能描述SDRDQnQn+1000000110100011010011011110×111×}保持}置0}置1}禁止①特性表②特性方程Qn+1=SD+RDQnSDRD=0③狀態(tài)圖SD=1RD=0SD=0RD=1SD=×RD=0SD=0RD=×01SDRDQnQn+1000000110100011010011011110×111×RS鎖存器工作波形圖（初態(tài)假設(shè)為0）SDRDQnQn+1000000110100011010011011110×111××Q0000000000011111SDRD5.2.2門(mén)控RS鎖存器在RS鎖存器的基礎(chǔ)上,加控制信號(hào),使鎖存器狀態(tài)轉(zhuǎn)換的時(shí)間,受控制信號(hào)的控制.≥1≥1&&RDSDRSCQQ1SC11RQQRD=R·CSD=S·C當(dāng)C=1時(shí):門(mén)控RS鎖存器功能和RS鎖存器完全相同;當(dāng)C=0時(shí):RD=SD=0,鎖存器狀態(tài)保持不變.門(mén)控RS鎖存器特性方程:Qn+1=S+RQnSR=0{C=1時(shí)成立工作波形圖CSRQ2.門(mén)控D鎖存器能將呈現(xiàn)在激勵(lì)輸入端的單路數(shù)據(jù)D存入交叉耦合結(jié)構(gòu)的鎖存器單元中.D鎖存器原理圖:&&&RDSDDCQQ&1電路功能分析:當(dāng)C=0時(shí),RD=SD=1,

電路處于保持狀態(tài);(2)當(dāng)C=1時(shí),RD=D,SD=D

電路的新?tīng)顟B(tài)為D.D鎖存器特性表:DQnQn+100001001111D鎖存器特性方程:Qn+1=DD=1D=0D=0D=101狀態(tài)圖1DC1QQ邏輯符號(hào)D鎖存器工作波形圖:(假設(shè)初態(tài)為0)DCQ鎖存Q跟隨D鎖存Q跟隨D鎖存5.3觸發(fā)器

利用一個(gè)稱為“時(shí)鐘”的特殊定時(shí)控制信號(hào)去限制存儲(chǔ)單元狀態(tài)的改變時(shí)間,具有這種特點(diǎn)的存儲(chǔ)單元電路稱為觸發(fā)器.5.3.1主從觸發(fā)器1.主從RS觸發(fā)器（1）主從RS觸發(fā)器的電路結(jié)構(gòu)1SC11RQQ1SC11RQQ11QQSRCLK主鎖存器從鎖存器F1F2QmQm（2）主從RS觸發(fā)器的工作原理1）在CLK=0時(shí),主鎖存器F1的控制門(mén)打開(kāi),處于工作狀態(tài),主鎖存器按S、R的值改變中間狀態(tài)Qm;從鎖存器F2的控制門(mén)關(guān)閉,處于保持狀態(tài);2)在CLK=1時(shí),主鎖存器F1的控制門(mén)關(guān)閉,進(jìn)入保持狀態(tài);

從鎖存器F2的控制門(mén)打開(kāi),處于工作狀態(tài),電路根據(jù)

Qm的狀態(tài)改變輸出狀態(tài);1SC11RQQ1SC11RQQ11QQSRCLK主鎖存器從鎖存器F1F2QmQm主從RS觸發(fā)器的電路特點(diǎn)：1）CLK脈沖不論在低電平或高電平期間,電路的輸出狀態(tài)最多只改變一次;(常把控制信號(hào)有效期間,輸出狀態(tài)發(fā)生多次變化的現(xiàn)象稱為空翻)2)將主從RS觸發(fā)器用于時(shí)序電路中,不會(huì)因不穩(wěn)定而產(chǎn)生振蕩.主從RS觸發(fā)器的電路符號(hào)：1SC11RQQ“”稱為延遲符號(hào),表示該觸發(fā)器在CP=0時(shí)接收R、S的數(shù)據(jù),而在CP的上升沿時(shí),輸出改變狀態(tài)主從RS觸發(fā)器的特性表和特性方程和RS鎖存器基本相同,只是在列特性表時(shí),要加上CP脈沖標(biāo)志.SDRDQnQn+1000000110100011010011011110×111××××QnCLK×（3）主從RS觸發(fā)器的邏輯功能描述1）主從RS觸發(fā)器的特性表2）主從RS觸發(fā)器的特性方程Qn+1=S+RQnSR=0{3）主從RS觸發(fā)器定時(shí)波形CLKSRQ2.主從D觸發(fā)器1DC1QQ1DC1QQ11QQDCLK主鎖存器從鎖存器F1F2QmQm1DC1QQ工作原理:(1)當(dāng)CLK=0時(shí),主鎖存器被選通,Qm=D,從鎖存器保持原態(tài);(2)當(dāng)CLK=1時(shí),主鎖存器保持原態(tài),從鎖存器被選通,Q=Qm;特性方程:Qn+1=D定時(shí)波形圖CLKDQ3.主從JK觸發(fā)器為去除主從RS觸發(fā)器的約束條件:RS=0,設(shè)計(jì)出主從JK觸發(fā)器.（1）主從JK觸發(fā)器的一種結(jié)構(gòu)和邏輯符號(hào)1JC11KQQ1DC1QQ&≥1&11KJCLKKQnJQn（2）主從JK觸發(fā)器的特點(diǎn)1DC1QQ&≥1&11KJCLKKQnJQn1)電路以D觸發(fā)器為核心,故不存在約束條件;2)D=JQn+KQn,所以,Qn+1=D=JQn+KQn3)由電路可見(jiàn),CLK是經(jīng)一個(gè)非門(mén)送入D觸發(fā)器,所以這種結(jié)構(gòu)的JK觸發(fā)器為CLK下降沿到達(dá)時(shí)改變狀態(tài).(3)根據(jù)特性方程Qn+1=

JQn+KQn,容易求得特性表:CLKJKQnQn+1CLKJKQnQn+1××××

Qn

10010000101100111101010011100110保持置“0”置“1”翻轉(zhuǎn)}}}}(4)狀態(tài)圖J=1K=xJ=xK=1J=xK=001J=0K=x(5)帶異步清零、置1端并具有多驅(qū)動(dòng)輸入的JK觸發(fā)器。J=J1·J2K=K1·K2SD

：異步置1端；RD：異步清零端。1JC11KQQ&&SRSDRDJ1J2K1K2CLK(6)主從JK觸發(fā)器定時(shí)波形Q×異步置0置1保持置0翻轉(zhuǎn)翻轉(zhuǎn)保持

JKCLKRD主從觸發(fā)器抗干擾能力不強(qiáng)CLKSRQmQ干擾1SC11RQQ4.主從觸發(fā)器的缺陷上升沿翻轉(zhuǎn)的主從RS觸發(fā)器5.3.2邊沿觸發(fā)器邊沿觸發(fā)器的特點(diǎn):

在時(shí)鐘為穩(wěn)定的0或1期間,輸入信號(hào)都不能進(jìn)入觸發(fā)器,觸發(fā)器的新?tīng)顟B(tài)僅決定于時(shí)鐘脈沖有效邊沿到達(dá)前一瞬間以及到達(dá)后極短一段時(shí)間內(nèi)的輸入信號(hào).邊沿觸發(fā)器具有較好的抗干擾性能.1.維持阻塞D觸發(fā)器(1)電路結(jié)構(gòu)與邏輯符號(hào)&&&&&&CLKDRDRDRDSDSDQQ1DC1QQSRSDRDDCLK(3)維持阻塞D觸發(fā)器特性表和工作波形圖CPSDRDDQnQn+1×01××1×10××0↑11000↑11010↑11101↑11111↑表示上升沿觸發(fā).QCPRDD當(dāng)SD=1時(shí)波形圖:存儲(chǔ)電路分類：功能：RS、D、JK結(jié)構(gòu)：1）鎖存器：鎖存、門(mén)控鎖存、

2）觸發(fā)器：主從、邊沿5.4觸發(fā)器使用中的幾個(gè)問(wèn)題5.4.1觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能轉(zhuǎn)換示意圖:轉(zhuǎn)換電路

已有觸發(fā)器ABXYQQCLK將已有觸發(fā)器轉(zhuǎn)換為所需觸發(fā)器的功能,實(shí)際上是求轉(zhuǎn)換電路,即求轉(zhuǎn)換電路的函數(shù)表達(dá)式:X=f1(A,B,Qn)Y=f2(A,B,Qn)1.代數(shù)法

通過(guò)比較已有觸發(fā)器和待求觸發(fā)器的特性方程,求轉(zhuǎn)換電路的函數(shù)表達(dá)式.例:把JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器.解:已有JK觸發(fā)器的特性方程為:Qn+1=JQn+KQn待求D觸發(fā)器的特性方程為:Qn+1=D將D觸發(fā)器的特性方程轉(zhuǎn)換為:Qn+1=D=D(Qn+Qn)=DQn+DQn比較JK觸發(fā)器的特性方程,可得:J=DK=D1JC11KQQ1CLKD例:將JK觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器.TQnQn+100001101110T觸發(fā)器特性表1TC1QQTCLK邏輯符號(hào)T觸發(fā)器的特性歸納為:

T=0保持

T=1翻轉(zhuǎn)T觸發(fā)器的特性方程:Qn+1=TQn+TQn將上式和JK觸發(fā)器特性方程Qn+1=JQn+KQn比較,可得

J=K=T1JC11KQQCLKT注意：在這個(gè)電路中，由于采用的是下降邊沿JK觸發(fā)器，所以得到的T觸發(fā)器也是下降邊沿的。2.圖表法例:把RS觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器.①首先列出JK觸發(fā)器的特性表;JKQnQn+100000011010001101001101111011110②根據(jù)RS觸發(fā)器的特性,列出當(dāng)滿足JK觸發(fā)器特性時(shí)

S、R端應(yīng)加的信號(hào);SR0××00×0110×01001③寫(xiě)出下列兩個(gè)表達(dá)式:S=f1（J，K，Qn）

R=f2（J，K，Qn）KQnJ00011110010×001×01KQnJ0001111001S=JQn×01×0010R=KQn轉(zhuǎn)換電路圖例：試用D觸發(fā)器和四選一MUX構(gòu)成一個(gè)多功能觸發(fā)器，其功能如下表所示。表中L、T為控制變量，N為數(shù)據(jù)輸入變量。1SC11RQQ&&JKQQCLKS=JQnR=KQnLTNQn+100×Qn01×Qn10NN11NN解：①列表；②設(shè)L、T為MUX的地址變量，求MUX的數(shù)據(jù)端輸入信號(hào)；③畫(huà)邏輯圖。1DC1QQCLK012301}G03NLTNLTNQn+100×Qn01×Qn10NN11NNDQnQnNNLTN0001111001QnQnQnQn1001D0=QnD1=QnD3=ND2=N5.6時(shí)序邏輯電路的分析與設(shè)計(jì)時(shí)序邏輯電路的分析方法分析目的:所謂分析，就是由給定電路，來(lái)找出電路的功能。對(duì)時(shí)序邏輯電路而言，本質(zhì)上是求電路在不同的外部輸入和當(dāng)前狀態(tài)條件下的輸出情況和狀態(tài)轉(zhuǎn)換規(guī)律.

同步時(shí)序邏輯電路和異步時(shí)序邏輯電路有不同的分析方法。5.6.1同步時(shí)序邏輯電路的分析

由于在同步時(shí)序電路中，各觸發(fā)器的動(dòng)作變化是在CLK脈沖作用下同時(shí)發(fā)生的，因此，在同步電路的分析中,只要知道了在當(dāng)前狀態(tài)下各觸發(fā)器的輸入（即驅(qū)動(dòng)信號(hào)）,就能根據(jù)觸發(fā)器的特性方程,求得電路的下一個(gè)狀態(tài),最終找到電路的狀態(tài)轉(zhuǎn)換規(guī)律。(3)根據(jù)狀態(tài)方程和輸出方程,列出狀態(tài)表;(4)根據(jù)狀態(tài)表畫(huà)出狀態(tài)圖或時(shí)序圖;(5)由狀態(tài)表或狀態(tài)圖(或時(shí)序圖)說(shuō)明電路的邏輯功能.分析步驟:列出時(shí)序電路的輸出方程和驅(qū)動(dòng)方程(即該時(shí)序電路中組合電路部分的邏輯函數(shù)表達(dá)式);(2)將上一步所得的驅(qū)動(dòng)方程代入觸發(fā)器的特性方程,導(dǎo)出電路的狀態(tài)方程;例:分析下列時(shí)序電路.=1=1&≥1QQ1J1KC1CPABZ(1)寫(xiě)出輸出方程和驅(qū)動(dòng)方程.Z=A⊕B⊕QnJ=AB,K=A+B(2)寫(xiě)出狀態(tài)方程.Qn+1=JQn+KQn=ABQn+(A+B)Qn=ABQn+AQn+BQn(3)列出狀態(tài)表.ABQnQn+1Z00000101001100101110111(4)列狀態(tài)圖.0111/000/100/001/110/101/010/011/1QAB/ZZ=A⊕B⊕QnQn+1=JQn+KQn=ABQn+(A+B)Qn=ABQn+AQn+BQn=1=1&≥1QQ1J1KC1CPABZABQnQn+1Z000000010101001011100001101101101011111(5)說(shuō)明邏輯功能.

串行輸入串行輸出的時(shí)序全加器.A和B為兩個(gè)二進(jìn)制加數(shù),Qn為低位來(lái)的進(jìn)位,Z表示相加的結(jié)果,Qn+1表示向高位的進(jìn)位.例:分析下列時(shí)序電路的邏輯功能.1J1KC1QQF01J1KC1QQF1CP&1&&ZX輸出方程：Z=XQ0Q1nn驅(qū)動(dòng)方程：J0=XQ1

，K0=XJ1=X，K1=X+Q0nn狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnnJK觸發(fā)器的特性方程：Qn+1=JQn+KQn狀態(tài)表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1狀態(tài)圖001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能:1111序列檢測(cè)器輸出方程：Z=XQ0Q1nn狀態(tài)方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn5.6.3同步時(shí)序邏輯電路的設(shè)計(jì)1.同步時(shí)序邏輯電路的一般步驟(1)根據(jù)邏輯要求,建立原始狀態(tài)表或原始狀態(tài)圖;(2)利用狀態(tài)化簡(jiǎn)技術(shù),簡(jiǎn)化原始狀態(tài)表,消去多余狀態(tài);(3)狀態(tài)分配或狀態(tài)編碼,即將簡(jiǎn)化后的狀態(tài)用二進(jìn)制代碼表示;(4)選擇觸發(fā)器類型,并根據(jù)編碼后的狀態(tài)表求出驅(qū)動(dòng)方程和輸出方程;(5)檢查自啟動(dòng)性,若在所設(shè)計(jì)電路中存在無(wú)效狀態(tài),則必須檢查電路能否自啟動(dòng),如果不能自啟動(dòng),則需修改設(shè)計(jì);(6)畫(huà)出邏輯圖.例:試設(shè)計(jì)一個(gè)“111”序列檢測(cè)器.要求:當(dāng)連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí),輸出為“1”,否則輸出為“0”.X:0110111011110Z:0000001000110解:(1)建立原始狀態(tài)表S0:輸入0以后的狀態(tài);(即未收到一個(gè)“1”以前的狀態(tài))S1:輸入一個(gè)“1”以后的狀態(tài);S2:連續(xù)輸入二個(gè)“1”以后的狀態(tài);S3:連續(xù)輸入三個(gè)或三個(gè)以上“1”以后的狀態(tài)S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/101XSS0S1S3

S21/01/01/10/00/00/00/01/1X/Z原始狀態(tài)圖S0S1S3

S21/01/01/10/00/00/00/01/1X/Z狀態(tài)S2和S3在相同的輸入下有相同的輸出,而次態(tài)也相同,稱S2和S3兩個(gè)狀態(tài)等價(jià).等價(jià)狀態(tài)僅需保留一個(gè).這里,去除S3,保留S2,可得簡(jiǎn)化狀態(tài)圖.(2)狀態(tài)化簡(jiǎn)S0S1S21/01/01/10/00/00/0X/ZS0S1S21/01/01/10/00/00/0X/Z(3)狀態(tài)編碼3個(gè)狀態(tài),需要2個(gè)觸發(fā)器,每個(gè)狀態(tài)用2位二進(jìn)制編碼.00

01

101/01/01/10/00/00/0X/Z0000/001/00100/010/0111000/010/101XQ1Q0××/×××/×nnQ1Q0/Zn+1n+1S0S0/0S1/0S1S0/0S2/0S2S0/0S3/1S3S0/0S3/101XS