第2章 習(xí)題作業(yè)

練習(xí)作業(yè)實(shí)驗(yàn)第2章邏輯門電路習(xí)題本章重點(diǎn)因此:關(guān)斷時(shí)間(toff):指三極管由正向?qū)ㄞD(zhuǎn)為反向截止所需的時(shí)間，即關(guān)閉時(shí)間（主要是清除三極管內(nèi)存儲(chǔ)電荷的時(shí)間）(1)三極管在快速變化的脈沖信號的作用下，其狀態(tài)在截止與飽和導(dǎo)通之間轉(zhuǎn)換，三極管輸出信號隨輸入信號變化的動(dòng)態(tài)過程稱開關(guān)特性。(3)三級管的開啟時(shí)間和關(guān)閉時(shí)間總稱為三極管的開關(guān)時(shí)間，提高開關(guān)速度就是減小開關(guān)時(shí)間。因?yàn)橛衪s

的大小是決定三極管開關(guān)時(shí)間的主要參數(shù)。所以為提高開關(guān)速度通常要減輕三極管飽和深度。題2-1三極管的開關(guān)特性指的是什么？什么是三極管的開通時(shí)間和關(guān)斷時(shí)間？若希望提高三極管的開關(guān)速度，應(yīng)采取哪些措施？(2)開通時(shí)間(ton):指三極管由反向截止轉(zhuǎn)為正向?qū)ㄋ钑r(shí)間，即開啟時(shí)間是(三極管發(fā)射結(jié)由寬變窄及基區(qū)建立電荷所需時(shí)間）練習(xí)ts存儲(chǔ)時(shí)間tf下降時(shí)間toff>ton，ts>tf，toff=ts+tf

(1)設(shè)三極管T的開啟電壓VBE=0.7V，<0.7V,代人已知數(shù)值得：

因此VI<2.8V時(shí)，三極管T截止。

(2)根據(jù)三極管T飽和條件：iB＞IBS代人已知數(shù)值得：則VB<0.7V三極管截止，有：因此VI>4.7V時(shí)，三極管T飽和?！罥1iBI2VI<2.8VVI>4.7V（1）代人已知數(shù)值得：RC=0.58kΩ(2)

臨界飽和時(shí)，IB=IBS

有：，得：Rb=6.5kΩ邏輯圖如下：

輸入輸出

注釋S1S0

YEN1EN2EN3000110

11

題2-10

分析題圖2-67所示電路，求輸入S1

,S0各種取值下的輸

出Y，填入題表2-10中。B'A'C'A'011101000101總線題2-14

設(shè)發(fā)光二極管的正向?qū)娏鳛?0mA，與非門的

VCC=5V，VOL=0.3V，IOL=16mA，

試畫出與非門驅(qū)動(dòng)發(fā)光二極管的電路，并計(jì)算出發(fā)光二極

管支路中的限流電阻阻值。0.3V16mA設(shè)發(fā)光二極管導(dǎo)通電壓為0.7V,為了滿足電流要求，則限流電阻R應(yīng)滿足下面不等式：得到：

i0.3V0.4mA不能提供發(fā)光二極管需要的電流。VOH10mA<i<16mA0.25kΩ<R<0.4kΩ題2-17試分析圖2-72中各電路的邏輯功能，寫出輸出的邏輯函數(shù)式。(a)

(b)

Y=(A'B'C')''=(A+B+C)'Y=((A'+B'+C')')''=A·B·C題2-18計(jì)算圖2-73電路中上拉電阻RL的阻值范圍。其中G1,G2

,G3是74LS

系列的OC門，輸出管截止時(shí)的漏電流ICEO

≤100μA，輸出低電平VOL≤0.4V時(shí)允許的最大負(fù)載電流IOL

(max)=8mA。G4,G5

,G6

為74LS

系列與非門，它們的輸入電流為|IIL|≤0.4mA、IIH≤20μA。給定VCC=5V,要求OC門的輸出高、低電平應(yīng)滿足VOH≥3.2V

,VOL≤0.4V。IRL(1)當(dāng)vO=VOH時(shí)VOHICEOICEOICEO

OC門輸出級T5截止，只有很小的漏電流ICEO。IIHIIHIRL=3ICEO+6IIHvO=VCC-IRLRL≥VOH(min)負(fù)載TTL與非門，輸入高電平電流按腳計(jì)。RL的最大值(2)當(dāng)vO=VOL時(shí)IOLIILIILIIL只有一個(gè)OC門輸出低電平是最不利情況，灌入電流小于IOL(max)。VOLIOL(max)=IRL+3IIL

負(fù)載TTL與非門，輸入低電平電流按門計(jì)。RL的最小值IRLvO=VCC–IRLRL≤VOL(max)題2-2

試寫出三極管的飽和條件，并說明對于題圖2-62的電路，下列方法中，哪些能使未達(dá)到飽和的三極管飽和。三極管的飽和判斷條件為：

作業(yè)題所以，能使未達(dá)到飽和的三極管飽和的方法：iB>IBSRb

6-VBEiB=βRC

VCC-VCESIBS=Rbβ題2-5為什么說TTL反相器輸入端在以下4種接法下都屬于邏輯0？(1)輸入端接地。(2)輸入端接低于0.8V的電源。(3)輸入端接同類門的輸出低電壓0.2V。(4)輸入端接200Ω的電阻到地。（4）TTL反相器接的輸入端負(fù)載200Ω<Roff(700Ω)則TTL反相器輸出為高電平。0.7V3.6V0.8V1.5V（1）TTL反相器VB1=0.7V，

T5截止，相當(dāng)于輸入低電平。（2）TTL反相器VB1=1.5V，

T5截止，相當(dāng)于輸入低電平。VB1<2.1V,T5截止，（3）TTL反相器VB1=0.9V，

T5截止，相當(dāng)于輸入低電平。0.2V0.9V<2.1V(1)輸入端A懸空，VB1=2.1V，T5飽和導(dǎo)通，輸出低電平。題2-6為什么說TTL反相器輸入端在以下4種接法下都屬于邏輯1？(1)輸入端懸空。(2)輸入端接高于2V的電源。(3)輸入端接同類門的輸出高電壓3.6V。(4)輸入端接10kΩ的電阻到地。懸空2.1V0.2V(2)TTL反相器VIH(min)=2.0V，輸入端接高于2V的

電源相當(dāng)于輸入高電平。(此時(shí)反相器輸出低電平）(4)因?yàn)門TL反相器接的輸入端負(fù)載10kΩ>RON(2kΩ)則TTL反相器輸出低電平。所以輸入端接10kΩ的電阻到地相當(dāng)于接高電平。>2.0V2.1V0.2V(3)輸入端接同類門的輸出高電壓3.6V。3.6V2.1V1.4V2.1V1.4V題2-7

指出圖2-65中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。已知這些門電路都是74系列的TTL電路。IIHVI=VCC-IIHR≥VIH(min)R≤(VCC-VIH(min))/IIH=(5-2)/0.04=75kΩY1=0Y2=1Y3=1Y4=0Y5=0Y6=ZY7=1Y8=0VI根據(jù)TTL反相器電路輸入端負(fù)載特性：關(guān)門電阻Roff=0.7kΩ開門電阻Ron=2.0kΩ同時(shí)考慮圖中各邏輯門的功能特點(diǎn):題2-8

說明圖2-66中各門電路的輸出是高電平還是低電平。已知它們都是74HC系列的CMOS電路。根據(jù)CMOS門在輸入正常工作電壓0~VDD時(shí)，輸入端的電流為“0”的特點(diǎn)，則接輸入端電阻時(shí)，電阻兩端幾乎沒有壓降值。答案如下：

圖2-66Y1=1Y2=1Y3=0Y4=0

題2-11

在題圖2-68所示的TTL門電路中，要實(shí)現(xiàn)下列規(guī)定的邏輯功能時(shí)，其連接有無錯(cuò)誤？如有錯(cuò)誤請改正。錯(cuò)誤,普通TTL門不能“線與”正確錯(cuò)誤,邏輯錯(cuò)誤Y2=(AB)'⊙1=(AB)'(a)Y1=(AB)'(CD)'(b)Y2=(AB)'(c)Y2=(AB+C)'題2-12

在圖示的由74系列TTL與非門組成的電路中，計(jì)算GM門驅(qū)動(dòng)多少同樣的與非門。要求GM門VOH≥3.2V,

VOL≤0.4V。非門輸入電流為IIL≤-1.6mA

,

IIH≤40uA。VOL≤0.4V時(shí),

IOL(max)=16mA，VOH≥3.2V時(shí)，IOH(max)=

-0.4mA。

GM的輸出電阻可忽略不計(jì)。GM輸出的高電平VOH時(shí)：分兩種情況討論：GM輸出的低電平VOL時(shí)：考慮同時(shí)滿足兩種情況:TTL與非門能驅(qū)動(dòng)同類門個(gè)數(shù)N=5VOHVOL注釋：TTL與非門輸入低電平按門計(jì)，輸入高電平按腳計(jì)。2×IIH

IOH(max)N1=2×0.040.4==5IIL

IOL(max)N2=1.616==10題2-13

如上題，其他條件相同，在圖2-70所示的由74系列TTL

或非門組成的電路中，或非門每個(gè)輸入端的輸入電流為IIL≤-1.6mA,IIH≤40μA計(jì)算門GM能驅(qū)動(dòng)多少同樣的或非門。GM輸出的高電平VOH時(shí)：分兩種情況討論：GM輸出的低VOL電平時(shí)：考慮同時(shí)滿足兩種情況:TTL與非門能驅(qū)動(dòng)同類門個(gè)數(shù)N=5VOHVOL注釋：TTL或非門輸入高、低電平均按腳計(jì)。2×IIH

IOH(max)N1=2×0.040.4==52×IIL

IOL(max)N2=2×1.616==5題2-15試說明在下列情況下，用萬用表測量圖2-71中VI2端得到的電壓各為多少：（1）VI1懸空；（2）VI1接低電平（0.2V）；（3）VI1接高電平（3.2V）；（4）VI1經(jīng)51Ω電阻接地；（5）VI1經(jīng)10kΩ電阻接地。圖中的與非門為74系列的TTL電路，萬用表使用5V量程，內(nèi)阻為20

kΩ/V。

相當(dāng)于VI2端對地接20kΩ電阻T1（1）懸空端連接的發(fā)射結(jié)不導(dǎo)通，只有VI2端的發(fā)射結(jié)導(dǎo)通，總電路等同一個(gè)反相器。VB1=2.1V,VI2=1.4V。2.1V（2）接低電平(0.2V)時(shí)：連接VI1端的發(fā)射結(jié)導(dǎo)通，VB1=0.9V，此時(shí)接端VI2的發(fā)射結(jié)也導(dǎo)通，發(fā)射結(jié)壓降0.7V，VI2=0.2V。（3）接高電平（3.2V）：情況同（1），則VI2=1.4V。0.9V0.2V·VI2T1（4）經(jīng)51Ω電阻接地：VB1=0.75V，VI2=0.05V=

0.05V（5）經(jīng)10kΩ電阻接地：VI1=1.4V，VB1=2.1V，VI2=1.4V0.75V2.1V1.4V10kΩ電阻上和20kΩ電阻上各自的電流值不同。10kΩR1+51Ω

51ΩVI1=(VCC

-VBE)·VI2總結(jié):與門、與非門

情況相同總結(jié):對于或門、或非門無論VI1輸入什么電平,VI2=1.4V或邏輯輸入電路之間無約束關(guān)系，都為1.4V題2-16若上題中TTL門電路改為或非門，用萬用表測量VI2端得到的電壓各為多少：（1）VI1懸空；（2）VI1接低電平（0.2V）；（3）VI1接高電平（3.2V）；（4）VI1經(jīng)51Ω電阻接地；（5）VI1經(jīng)10kΩ電阻接地。萬用表使用5V量程，內(nèi)阻為20

kΩ/V。

·VI2題2-17

若將圖2-71中的門電路改為CMOS與非門，試說明當(dāng)為題2-15給出的五種狀態(tài)時(shí)測得的各等于多少?萬用表的等效內(nèi)阻（20kΩ）壓降為0，則給出的五種狀態(tài)時(shí)測得的VI2均為0V。（1）VI1懸空；（2）VI1接低電平（0.2V）；（3）VI1接高電平（3.2V）；（4）VI1經(jīng)51Ω電阻接地；（5）VI1經(jīng)10kΩ電阻接地。CMOS門輸入端不允許懸空；兩個(gè)輸入端的電平互不影響；輸入電流為零?！I2。題2-20計(jì)算圖2-74所示電路中接口電路輸出端的高、低電平，并說明接口電路參數(shù)的選擇是否合理。三極管β=40

VCE(sat)=0.1V。CMOS或非門VDD

=5V，空載輸出VOH=4.95V，VOL=0.05V，

輸出電阻小于200Ω，IOH(max)=4mA，IOL(max)=-4mA。

TTL或非門IIH=40μA，IIL=-1.6mA。

CMOS門輸出高低電平雖然滿足TTL門電路的要求，但輸出電流不滿足要求。1.CMOS門輸出VOL=0.05V時(shí)，晶體管T截止，輸出：Tvc=Vcc–6IIHRCvc=5-6×0.04×2=4.52V符合高電平要求。VOL三極管反相器×驅(qū)動(dòng)TTL門較多時(shí)，采用三極管反相器進(jìn)行轉(zhuǎn)換，電流滿足要求，檢驗(yàn)電平是否滿足要求：<4mA1.6×6mAVOL(

+6IIL)VCC-VCESRCIBS=1βCMOS門輸出VOH