第4章半導體存儲器及其擴充

第4章半導體存儲器及其擴充

主要內(nèi)容4.1半導體存儲器概述4.2隨機存取存儲器(RAM)4.3只讀存儲器(ROM)4.4半導體存儲器的擴展學習目標了解：半導體存儲器的分類方法、主要性能指標及各類存儲器的特點。理解：不同種類的半導體存儲器芯片的工作原理、引腳功能及典型產(chǎn)品的使用。應(yīng)用：掌握各種類型的存儲器芯片與8086/8088微處理器的連接方法、存儲器容量擴充的方法等，并能夠在實踐中靈活運用。4.1.1

半導體存儲器的分類

半導體存儲器的分類方法有很多種。按制造工藝分類:雙極型半導體存儲器和MOS型半導體存儲器；按存取方式:有隨機存取存儲器(RAM)和只讀存儲器(ROM)；按存儲原理來分:靜態(tài)存儲器(SRAM)和動態(tài)存儲器(DRAM)；按信息傳送方式:并行存儲器，串行存儲器

;近年來Intel公司推出名為閃速存儲器(FLASHmemory)的新型半導體存儲器

。1、按制造工藝分類

按制造工藝分類，半導體存儲器可分為雙極型和MOS型兩類。（1）雙極型半導體存儲器雙極型半導體存儲器用TTL型晶體管邏輯電路作為基本存儲電路。其特點是存取速度快，但和MOS型相比集成度低、功耗大，成本高。常用于高速的微機和大型計算機，在微機系統(tǒng)中常用于高速緩沖存儲器(Cache)。1、按制造工藝分類（2）MOS型半導體存儲器MOS型半導體存儲器的特點是制造工藝簡單，集成度高、功耗低，價格便宜，但存取速度比雙極型存儲器要慢。MOS型存儲器有多種制造工藝，包括NMOS(N溝道MOS)、HMOS(高密度MOS)、CMOS(互補型MOS)、CHMOS(高速MOS)等，可用來制造多種半導體存儲器件。微機的內(nèi)存主要由MOS型半導體存儲器件構(gòu)成。2、按存取方式分類

按存取方式分類，半導體存儲器可分為隨機存取存儲器(RAM)和只讀存儲器(ROM）。其分類如圖5-2所示。（1）隨機存取存儲器RAMRAM是指在程序執(zhí)行過程中，能夠通過指令隨機地、個別地對其中每個存儲單元進行讀/寫操作的存儲器。一般說來，RAM中存儲的信息在斷電后會丟失，是一種易失性存儲器；但目前有些RAM芯片，由于內(nèi)部帶有電池，斷電后信息不會丟失，稱為非易失性RAM。RAM主要用來存放原始數(shù)據(jù)，中間結(jié)果或程序，也可與外界交換信息。靜態(tài)RAM

靜態(tài)RAM是以雙穩(wěn)態(tài)觸發(fā)器作為基本的存儲單元來保存信息的，每一個雙穩(wěn)態(tài)觸發(fā)器存放一位二進制信息。其保存的信息在不斷電的情況下，是不會被丟失的。動態(tài)RAM

動態(tài)RAM

的基本存儲單元是單管動態(tài)存儲電路，以極間分布電容來存放信息。由于是靠電容的充放電原理來存儲電荷，因此如果不及時進行刷新，極間電容中的電荷會因漏電而逐漸丟失，一般信息保持的時間為2ms左右。因此DRAM需定時刷新，且必須配備專門的刷新電路。非易失性RAM

非易失性RAM是由SRAM和EEPROM共同構(gòu)成的存儲器。正常運行時與SRAM功能相同，用SRAM保存信息；在系統(tǒng)掉電或電源故障發(fā)生瞬間，SRAM中的信息被寫到EEPROM中，以保證信息不丟失。（2）只讀存儲器ROM在微機系統(tǒng)的在線運行過程中，只能對其進行讀操作，而不能進行寫操作。斷電后ROM中的信息不會消失，具有非易失性。ROM通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等。隨著半導體技術(shù)的發(fā)展，只讀存儲器也出現(xiàn)了不同的種類，如掩膜型只讀存儲器MROM、可編程的只讀存儲器PROM，可擦除可編程的只讀存儲器EPROM和EEPROM等，近年來發(fā)展起來的快擦型存儲器(F1ashMemory)具有EEPROM的特點。ROM的集程度高于RAM，且價格較低。掩模只讀存儲器掩模式ROM是芯片制造廠根據(jù)ROM要存儲的信息，對芯片圖形通過二次光刻生產(chǎn)出來的，故稱為掩模ROM，芯片一旦做好，其中的信息便不能更改，因此只適用于存儲成熟的固定不變的程序和數(shù)據(jù)。在大量生產(chǎn)時，成本很低。

可編程只讀存儲器PROM在出廠時，存儲內(nèi)容全為1(或者全為0)，沒有存放程序或數(shù)據(jù)，允許用戶進行一次性編程，一旦編程之后，信息就永久性地固定下來。用戶可以讀出其內(nèi)容，但是再也無法改變它的內(nèi)容。用戶可以根據(jù)自己的需要，用通用或?qū)Ｓ玫木幊唐鲗懭氤绦蚧驍?shù)據(jù)可擦除可編程只讀存儲器EPROM的信息可通過紫外線來擦除，可允許用戶多次寫入多次擦除。其擦除的方法為紫外線照射，時間為20min以上。EPROM多用于系統(tǒng)實驗階段或需要改寫程序和數(shù)據(jù)的場合。電可擦除可編程只讀存儲器

EEPROM既具有ROM的非易失性，又具備類似RAM的功能，是一種可用電氣方法在線擦除和多次編程寫入的只讀存儲器。目前，大多數(shù)EEPROM芯片內(nèi)部都備有升壓電路。因此，只需提供單電源，便可進行讀、擦除/寫操作，為數(shù)字系統(tǒng)的設(shè)計和在線調(diào)試提供了極大的方便?？觳列痛鎯ζ?/p>

FlashMemory也稱為閃速存儲器，這是一種新型的半導體存儲器，它可以用電氣方法整片或分塊擦除和寫入，不能按字擦除。FlashMemory既有RAM的易讀易寫，體積小，集成度高，速度快，可重復擦除寫入幾十萬次等優(yōu)點，又有ROM斷電后信息不丟失的非易失性、電擦除性以及低成本、低功耗、容量大等優(yōu)點，現(xiàn)被廣泛用于微型便攜式存儲器，如U盤、MP3、掌上電腦及數(shù)碼相機等領(lǐng)域的移動存儲設(shè)備中?？梢婋S著半導體存儲器技術(shù)的發(fā)展，RAM和ROM的界限變得越來越模糊了。4.1.2半導體存儲器芯片的一般結(jié)構(gòu)

半導體存儲器芯片的一般結(jié)構(gòu)如圖4-3所示，它由存儲體、地址寄存器、地址譯碼器、數(shù)據(jù)寄存器、讀寫電路及控制電路等部分組成。隨著大規(guī)模集成電路技術(shù)的發(fā)展，已將地址譯碼器，讀寫電路和存儲體集成在一個芯片內(nèi)部，稱為存儲芯片。4.1.2半導體存儲器芯片的一般結(jié)構(gòu)

圖4-3半導體存儲器芯片的一般結(jié)構(gòu)圖5-3半導體存儲器芯片的一般結(jié)構(gòu)1.存儲體存儲體是存儲器芯片的基礎(chǔ)和核心，它由多個基本存儲單元組成，每個基本存儲單元可存儲一位二進制信息，具有0和1兩種狀態(tài)。從邏輯結(jié)構(gòu)上看，存儲體是由存儲單元構(gòu)成的存儲矩陣，是存儲單元的集合體。每個存儲單元有一個唯一的地址供CPU訪問。2.地址寄存器地址寄存器用來存放CPU訪問的存儲單元地址，該地址經(jīng)地址譯碼器件譯碼后選中芯片內(nèi)某個特定的存儲單元。地址總線AB的位數(shù)n與存儲單元數(shù)N之間的關(guān)系為n=log2N。3.地址譯碼器由于存儲器芯片是由許多存儲單元構(gòu)成的，且每個存儲單元一般存放8位二進制信息，因此為了區(qū)分這些存儲單元，必須首先為它們編號，即分配給這些存儲單元不同的地址。地址譯碼器的作用就是用來接受CPU送來的地址信號并對它進行譯碼，選擇與此地址碼相對應(yīng)的存儲單元，以便對該單元進行讀/寫操作。為了對某指定存儲單元尋址，存儲器采用了地址譯碼技術(shù)。常用的地址譯碼有兩種結(jié)構(gòu)，即單譯碼(線性排列)結(jié)構(gòu)和雙譯碼(矩陣形式排列)結(jié)構(gòu)，如圖5-4所示。

(a)單譯碼結(jié)構(gòu)(b)雙譯碼結(jié)構(gòu)圖4-4半導體存儲器芯片內(nèi)部的地址譯碼方式（1）單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)是一個“N中取1”的譯碼器，如圖5-4(a)所示。譯碼器輸出驅(qū)動N根字線中的一根，每根字線由M位組成。若某根字線被選中，則對應(yīng)此線上的M位信號便同時被讀出或?qū)懭?，?jīng)輸出緩沖放大器輸出或輸入一個M位的字。（2）雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)采用的是兩級譯碼電路：行譯碼和列譯碼。當字選擇線的根數(shù)N很大時，N=2p

中的p必然也大，這時可將p分成兩部分，如：N=2p=2q+r=2q×2r=X×Y，這樣便將對N的譯碼分別由X(行)譯碼和Y(列)譯碼兩部分完成。4.讀寫控制電路讀寫控制電路提供片選和讀/寫控制邏輯等信號，用來完成對被選中單元中各位的讀／寫操作。存儲器的讀/寫操作是在CPU的控制下進行的，只有當接收到來自CPU的讀/寫命令RD和WR后，才能實現(xiàn)正確的讀/寫操作。5.數(shù)據(jù)寄存器數(shù)據(jù)寄存器用于暫時存放從存儲單元讀出的數(shù)據(jù)，或暫時存放從CPU或I/O端口送出的要寫入存儲器的數(shù)據(jù)。暫存的目的是為了協(xié)調(diào)CPU和存儲器之間在速度上的差異，故又稱之為存儲器數(shù)據(jù)緩沖器。4.1.3半導體存儲器的操作特點

1.隨機存取存儲器RAM又叫讀寫存儲器，其操作特點為：(1)CPU對RAM中的每一單元能讀出又能寫入。(2)讀/寫過程先尋找存儲單元的地址再讀/寫內(nèi)容。(3)讀/寫時間與存儲單元的物理地址無關(guān)。(4)失電后信息丟失?，F(xiàn)已開發(fā)出帶電池芯片的RAM，稱為非易失性RAM(NVRAM)，做到失電后信息不丟失。

(5)作Cache和主存用。

2.只讀存儲器ROM的操作特點為：(1)ROM中存放的信息在制造時或使用前就已經(jīng)寫入，使用時不能改變。(2)使用時只能讀出不能寫入，讀出時先尋找存儲單元地址再讀內(nèi)容。(3)失電時存儲信息不會丟失，因此用于存放固定不變的程序，如微機的監(jiān)控管理程序、匯編程序、各種常數(shù)函數(shù)表等。

4.1.4半導體存儲器的主要技術(shù)指標

衡量半導體存儲器的技術(shù)指標有多種，如可靠性、容量、存取速度、功耗、價格、電源種類等，其中主要的技術(shù)指標有如下4種。1.存儲容量

存儲容量是存儲器的一個重要指標。存儲容量是指存儲器芯片能存儲的二進制信息量。存儲器芯片容量以位(bit)為單位，所以存儲器容量是指每個芯片所能存儲的二進制數(shù)的位數(shù)。

2.存取速度存儲器的存取速度是以存取時間或存取周來衡量的。存取時間：存取時間TA

指從啟動一次存儲器操作(讀或?qū)?到完成該操作所需的時間，單位一般用ns(納秒)表示。一般器件手冊上給出的存取時間是最大存取時間。(2)存取周期：存取周期TAC

指兩次存儲器訪問所需要的最小時間間隔。由于在一次存儲器訪問后，芯片不可能無間歇的進入下一次訪問，所以兩者的關(guān)系是TAC≥TA

。3.功耗存儲器功耗指每個存儲單元所耗的功率，單位為μW/單元，也有用每塊芯片總功率來表示功耗的，單位為mW/芯片。

4.可靠性為了保證計算機的正確運行，必然要求存儲系統(tǒng)具有很高的可靠性。存儲器的可靠性是用平均無故障時間(MeanTimeBetweenFailures，MTBF)來衡量的。MTBF表示兩次故障間的平均時間間隔。

4.2隨機存取存儲器(RAM)

RAM存儲單元是存儲器的核心部分，從制造工藝上可分為兩種類型：雙極型RAM和MOS型RAM。雙極型RAM的特點是速度快，但集成度低，功耗大，價格高，主要用于小容量的高速存儲器。MOS型RAM的特點是集成度高，功耗小，價格低，但速度較雙極型RAM慢，多用于大容量存儲器。微機中廣泛使用的是MOS型RAM。按工作方式不同，MOS型RAM分為靜態(tài)RAM與動態(tài)RAM兩類，因此存儲單元電路形式多種多樣。4.2.1靜態(tài)存儲器RAM

1.靜態(tài)存儲單元的工作原理靜態(tài)RAM的每個存儲位單元由6個MOS管構(gòu)成，故靜態(tài)存儲電路又稱為六管靜態(tài)存儲電路。如圖4-5所示為六管靜態(tài)存儲位單元的原理示意圖。在此電路中，T1～T4管組成了雙穩(wěn)態(tài)觸發(fā)器。其中T1、T2組成一個觸發(fā)器，T3、T4為負載管，起電阻作用。這個電路具有兩個相對的穩(wěn)定狀態(tài)，當Tl管截止時，A點為高電平，它使T2管開啟，于是B為低電平，雙穩(wěn)態(tài)觸發(fā)器。其中T1、T2組成一個觸發(fā)器，T3、T4為負載管，起電阻作用。這個電路具有兩個相對的穩(wěn)定狀態(tài)，當Tl管截止時，A點為高電平，它使T2管開啟，于是B為低電平，而B為低電平又進一步保證了T1管的截止。這種狀態(tài)在沒有外觸發(fā)的條件下是穩(wěn)定不變的，設(shè)為邏輯1。同樣，當T1管導通時，A點為低電平，使T2管截止，B為高電平，這種狀態(tài)也是穩(wěn)定的，設(shè)為邏輯0。因此，可以用這個電路的兩個相對穩(wěn)定的狀態(tài)來分別表示邏輯“1”和邏輯“0”。圖4-5六管靜態(tài)存儲位單元（1）寫入操作寫入時，被寫入信號自I/O線及I/O線輸入。寫1時，使I/O線為高電平，I/O線為低電平，經(jīng)T7、T8管和T5、T6管分別與A端和B端相連，使A點為高電平，B點為低電平，即T2管導通，Tl管截止，相當于把輸入電荷存儲于Tl和T2管的柵級。當輸入信號及地址選擇信號消失之后，T5、T6、T7、T8都截止，依靠兩個反相器的交叉控制，只要不掉電，就能保持寫入的信息1。寫0時，則I/O線為低電平而I/O線為高電平，即A點為低電平，B點為高電平，使Tl管導通，T2管截止。

（2）讀出操作只要某一單元被選中，相應(yīng)的T5、T6、T7、T8均導通，A點與B點分別通過T5、T6管與D及D相通，D及D通過T7、T8管與I/O及I/O線相通，即將單元的狀態(tài)傳送到I/O及I/O線上。如原存的信息為1，則I/O線為1,I/O線為0，通過運放讀出到數(shù)據(jù)總線上。讀出操作不影響觸發(fā)器狀態(tài)，為非破壞性讀出。由于靜態(tài)RAM的基本存儲單元所含的MOS管數(shù)目較多，故其集成度較低；同時，其雙穩(wěn)態(tài)觸發(fā)電路總有一個處于導通狀態(tài)，使靜態(tài)RAM的功耗較大，這是靜態(tài)RAM的兩個缺點。其優(yōu)點是不需要刷新電路，簡化了外部電路。2.雙極型晶體管構(gòu)成靜態(tài)存儲單元的工作原理圖4-6是一個雙極型晶體管存儲單元電路，它用兩只多發(fā)射極三極管和兩只電阻構(gòu)成一個觸發(fā)器，一對發(fā)射極接在同一條字線上，另一對發(fā)射極分別接在位線B和B上。當單元被選中時，字線電位被提高到2.2V左右，位線的電位低于字線，于是導通管的電流轉(zhuǎn)而從位線流出。如果要讀出，只要檢測其中一條位線有無電流即可。例如可以檢測位線B，若存儲單元為1狀態(tài)，則T2

導通，電流由B線流出，經(jīng)過讀出放大器轉(zhuǎn)換為電壓信號，輸出為1；若存儲單元為0狀態(tài)，則T2截止，B線中無電流，讀出放大器無輸入信號，輸出為0。

圖4-6雙極型晶體管存儲單元圖5-5六管靜態(tài)存儲位單元要寫入1，則存儲器輸入端的1信號通過寫入電路使B＝1、B＝0，將位線B切斷(無電流)，迫使T1

截止，T2導通，T2的電流由位線B流出。當字線恢復到低電平后，T2

電流再轉(zhuǎn)向字線，而存儲單元狀態(tài)不變，這樣就完成了寫1；若要寫0，則令B＝0，B＝1，使位線B切斷，迫使T2截止、T1導通。4.2.2靜態(tài)RAM芯片介紹

1．Intel2114芯片Intel2114芯片就是基于六管存儲電路的1KB×4位的靜態(tài)RAM存儲器芯片，其他與此類似的芯片還有Intel6116/6264/62256等。(1)Intel2114芯片內(nèi)部結(jié)構(gòu)Intel2114芯片的內(nèi)部結(jié)構(gòu)如圖4-7所示，它包括下列幾個主要組成部分。存儲矩陣：采用64×64存儲矩陣形式，共有4096個存儲電路。地址譯碼器：其輸入為10根地址線，采用兩級譯碼，其中6根用于行譯碼，4根用于列譯碼。I/O控制電路：有列I／O電路和輸入數(shù)據(jù)控制電路，對信息的輸入、輸出進行緩沖和控制。片選及讀／寫控制電路：用于實現(xiàn)對芯片的片選、讀和寫的控制。

圖4-7Intel2114靜態(tài)存儲器芯片的內(nèi)部結(jié)構(gòu)圖(2)Intel2114芯片的外部引腳Intel2114RAM存儲器芯片如圖4-8所示，為雙列直插式集成電路芯片，共有18個引腳，各引腳的功能如下。A0～A9：10根地址信號輸入引腳，用于指定要讀寫的存儲單元。I/O1～I/O4：4根數(shù)據(jù)信息輸入、輸出引腳，用于輸入要存儲的數(shù)據(jù)信息或輸出已存儲了的數(shù)據(jù)信息。WE：讀／寫控制信號的輸入引腳。當為低電平(WE=0)時，數(shù)據(jù)信息通過I/O1～I/O4線寫入被選中的存儲單元；反之，則從所選中的存儲單元讀出數(shù)據(jù)信息送到I/O1～I/O4線。CS：片選輸入信號，低電平有效。CS=0，Intel2114處于工作狀態(tài)，可以進行讀寫數(shù)據(jù)的操作；CS

=1，則處于不工作狀態(tài)，無法對其進行讀寫數(shù)據(jù)的操作或讀寫操作無效。通常與地址譯碼器的輸出端相連。Vcc：+5V電源。GND：接地。

圖4-8Intel2114引腳圖2．Intel6116芯片Intel6116芯片的容量是2K×8位，最大存取時間為200ns～450ns，采用DIP24封裝，外觀及引腳如圖4-10所示。(1)Intel6116芯片內(nèi)部結(jié)構(gòu)Intel6116芯片的內(nèi)部結(jié)構(gòu)如圖5-9所示，它包括下列幾個主要組成部分。存儲矩陣：采用128×128的存儲矩陣形式，共有16384個存儲電路。地址譯碼器：輸入為11根地址線，采用兩級譯碼，其中7根用于行譯碼，4根用于列譯碼。I/O控制電路：分為輸入數(shù)據(jù)控制電路和列I／O電路，用于對信息的輸入／輸出進行緩沖和控制。片選及讀／寫控制電路：實現(xiàn)對芯片的選擇和讀、寫控制。

圖4-9Intel6116靜態(tài)存儲器芯片的內(nèi)部結(jié)構(gòu)圖

(2)Intel6116芯片的外部引腳如圖4-10所示。按地址線、數(shù)據(jù)線、控制線和電源線的角度來對Intel6116芯片的外部引腳功能進行分析。地址線：A0～A10,11根引腳。數(shù)據(jù)線：D0～D7?？刂凭€

CS：為片選信號輸入引腳。

OE：輸出允許引腳，該腳輸入低電平，芯片向外輸出數(shù)據(jù)。

WE：寫允許引腳，該腳輸入低電平，芯片外數(shù)據(jù)寫入芯片。電源線Vcc：+5V。GND：接地。

圖4-10Intel6116芯片引腳圖

3．Intel6264芯片（1）6264芯片的內(nèi)部結(jié)構(gòu)6264是采用CMOS工藝，容量為8KB×8位的高速、低功耗SRAM芯片。其內(nèi)部結(jié)構(gòu)與6116類似，只是地址線增加了2條，有13條地址線。存儲矩陣：6264芯片有8192個存儲單元，形成了128×512的存儲陣列。地址譯碼器：地址線為13根，采用兩級譯碼方式，其中7根用于行譯碼地址輸入，6根用于列譯碼地址輸入，每條列線控制8位，可形成128×512的存儲陣列。I/O控制電路：分為輸入數(shù)據(jù)控制電路和列I/O電路，用于對信息的I/O進行緩沖和控制。片選及讀/寫控制電路：用于實現(xiàn)對芯片的選擇及讀/寫控制。（2）6264芯片的外部引腳

如圖4-11所示，它共有28條引出線，包括13根地址線、8根數(shù)據(jù)線、4根控制信號線及其他引線，它們的含意分別為：A0～A12：13根地址信號線。D0～D7：8根雙向數(shù)據(jù)線?？刂凭€：OE：輸出允許信號。只有當OE為低電平時，CPU才能從芯片中讀出數(shù)據(jù)。WE：寫允許信號。當WE為低電平時，允許數(shù)據(jù)寫入芯片。當WE為高電平，OE為低電平時，允許數(shù)據(jù)從芯片中讀出。CS1

，CS2

：片選控制端。僅當CS1

=“0”，CS2=“1”時芯片才被選中，才能對本芯片進行讀寫操作NC：空腳。

圖4-116264芯片引腳圖

表4-16264芯片工作方式選擇表

（3）6264芯片的讀/寫操作時序6264芯片的讀操作時序如圖4-12所示。為保證存儲器正確的讀出數(shù)據(jù)，加到存儲器的地址、數(shù)據(jù)和控制信號必須遵循以下的時間順序：將被讀取單元的有效地址加到存儲器的地址線上；使片選信號CE1

，CE2

有效；輸出允許信號OE低電平有效，經(jīng)過一段延時后，所選擇單元的內(nèi)容出現(xiàn)在I/O數(shù)據(jù)線上；最后片選信號CE1，CE2、輸出允許信號OE無效，I/O數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。

圖4-126264芯片的讀操作時序圖

6264芯片的寫操作時序如圖4-13所示。為保證存儲器正確的寫入數(shù)據(jù)，加到存儲器的地址、數(shù)據(jù)和控制信號必須遵循以下的時間順序：將被寫入單元的有效地址加到存儲器的地址線上；使片選信號CE1，CE2

有效，并保持有效到寫周期結(jié)束；寫允許信號WE有效；待寫入的數(shù)據(jù)在WE后沿被寫入指定的存儲單元中；片選信號、寫允許信號無效，數(shù)據(jù)輸入線變成高阻狀態(tài)，本次寫入結(jié)束。

圖4-136264芯片的寫操作時序圖

4.2.3動態(tài)存儲器RAM

動態(tài)RAM是利用MOS管柵極分布電容的充放電來保存信息的，具有集成度高、功耗小，價格低等特點，微機內(nèi)存儲器幾乎毫無例外地都是由DRAM組成。但由于電容存在漏電現(xiàn)象，存儲的數(shù)據(jù)(電荷)不能長久保存，因此需要專門的動態(tài)刷新電路，定期給電容補充電荷，以避免存儲數(shù)據(jù)的丟失。

1.單管動態(tài)基本存儲單元的工作原理單管動態(tài)存儲單元如圖4-14所示，它由一個MOS管T1和電容C構(gòu)成。信息存儲在電容C上。當電容C上充有電荷時，表示該存儲單元保存信息“1”。反之，當電容C上有電荷時，表示該單元保存信息“0”。

讀操作：字選擇線為高電平，存儲在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，對分布電容CD充電或放電，改變分布電容CD上的電壓，即可讀出所保存的信息。

寫操作：地址譯碼線(字選線)有效，選中該單元，使T1管導通，存儲電容C與數(shù)據(jù)線D連通，由數(shù)據(jù)線D對存儲電容C充電或放電，將信息存入存儲電容C中。當存儲電容C上有電荷，表示寫入了“1”；存儲電荷C上無電荷，表示寫入了“0”。

圖4-14單管動態(tài)存儲單元

刷新操作：由于動態(tài)RAM存儲單元實質(zhì)上是依靠T1管柵極電容的充放電原理來保存信息的，因此一般在2ms左右電荷就會泄漏，造成信息丟失；另外，數(shù)據(jù)讀出后，存儲電容C上的信息也被破壞。所以必須配備讀出再生放大電路，及時為DRAM各存儲單元的內(nèi)容進行刷新。這種單管動態(tài)存儲元電路的優(yōu)點是結(jié)構(gòu)簡單、集成度較高且功耗小。缺點是列線對地間的寄生電容大，噪聲干擾也大。

2.四管動態(tài)MOS存儲單元的工作原理四管存儲元的缺點是元件多，占用芯片面積大，故集成度較低，但外圍電路較簡單，使用簡單。單管電路的元件數(shù)量少，集成度高，但外圍電路比較復雜。圖4-15所示是四管動態(tài)MOS存儲單元電路。V1和V2

交叉連接，信息(電荷)存儲在C1、C2

上。C1

、C2上的電壓控制V1

、V2

的導通或截止。當C1充有電荷(電壓大于V1

的開啟電壓)，C2

沒有電荷(電壓小于V2

的開啟電壓)時，V1導通、V2

截止，稱此時存儲單元為0狀態(tài)；當C2

充有電荷，C1

沒有電荷時，V2

導通、V1

截止，則稱此時存儲單元為1狀態(tài)。V3和V4

是門控管，控制存儲單元與位線的連接。V5

和V6組成對位線的預充電電路，并且為列中所有存儲單元所共用。在訪問存儲器開始時，V5

和V6

柵極上加“預充”脈沖，V5

、V6

導通，位線D和D被接到電源VDD

而變?yōu)楦唠娖健．旑A充脈沖消失后，V5

、V6截止，位線與電源VDD

斷開，但由于位線上分布電容CD

和CD

的作用，可使位線上的高電平保持一段時間。在位線保持為高電平期間，當進行讀操作時，X線變?yōu)楦唠娖?，V3

和V4

導通，若存儲單元原來為0態(tài)，即V1

導通、V2

截止，G2

點為低電平，G1點為高電平，此時CD

通過導通的V3

和V1

放電，使位線B變?yōu)榈碗娖?，而由于V2

截止，雖然此時V4導通，位線D仍保持為高電平，這樣就把存儲單元的狀態(tài)讀到位線D和D上。如果此時Y線也為高電平，則D、D的信號將通過數(shù)據(jù)線被送至RAM的輸出端。

圖4-15四管動態(tài)MOS存儲單元結(jié)構(gòu)圖

4.2.4動態(tài)存儲器RAM芯片介紹1．2164A的內(nèi)部結(jié)構(gòu)圖4-16所示是2164A的內(nèi)部結(jié)構(gòu)。64KB存儲體由4個128×128的存儲矩陣組成，每個128×128的存儲矩陣由7條行地址線和7條列地址線進行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和128列。7位行地址經(jīng)1/128行譯碼器產(chǎn)生128條行選擇線，7位列地址經(jīng)1/128行譯碼器產(chǎn)生128條列選擇線。128讀出放大器與4個128×128的存儲陣列相對應(yīng)，共有4個128讀出放大器，它們能接收由行地址選通的4×128個存儲單元的信息，經(jīng)放大后，再寫回原存儲單元，因此128讀出放大器是實現(xiàn)刷新操作的重要部分。

圖4-16Intel2164A內(nèi)部結(jié)構(gòu)示意圖

2．Intel2164A的外部引腳及邏輯符號Intel2164A是具有16個引腳的雙列直插式集成電路芯片，如圖4-17所示。A7～A0：8根地址信號的輸入引腳，采用分時輸入8位行地址和8位列地址共16位地址信息，以指定要讀寫的存儲單元。

RAS：行地址選通信號輸入引腳，兼作芯片選擇信號，低電平有效，即當RAS為低電平(=0)時，表明該芯片當前向A7～A0接地址引腳輸入的是行地址。

CAS：列地址選通信號輸入引腳，兼作芯片選擇信號，低電平有效，即當CAS為低電平(=0)時，表明該芯片當前向A7～A0接地址引腳輸入的是列地址(此時RAS應(yīng)保持為低電平)。

圖4-17Intel2164A引腳與邏輯符號

WE：寫允許控制信號輸入引腳，低電平有效，即當其為低電平(WE=0)時，進行寫操作；否則，就進行讀操作。DIN：數(shù)據(jù)信息輸入引腳。DOUT：數(shù)據(jù)信息輸出引腳。VDD：+5V電源輸入引腳。Vss：接地。NC：未用的引腳。3．2164A的工作方式與時序(1)讀操作。在對2164A的讀操作過程中，首先接收來自CPU的行列地址信號，譯碼后選中相應(yīng)的存儲單元，將保存的一位信息經(jīng)DOUT數(shù)據(jù)輸出，送到系統(tǒng)數(shù)據(jù)總線上。2164A的讀操作時序如圖4-18所示。圖4-182164A讀操作的時序

3．2164A的工作方式與時序(2)寫操作。2164A的寫操作時序如圖5-19所示。其寫操作過程與讀操作過程基本類似。區(qū)別是寫信號WE為低電平有效，將要寫入的數(shù)據(jù)從DIN寫入。圖4-19Intel2164A寫操作時序

2164數(shù)據(jù)的讀出和寫入是分開的，由WE控制讀寫，當WE為高電平時讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在DOUT引腳讀出。當WE為低電平時實現(xiàn)寫入，DIN引腳上的信號經(jīng)輸入三態(tài)緩沖器對選中單元進行寫入。2164沒有片選信號，實際上用行選通信號RAS作為片選信號。(3)刷新操作。所謂刷新，就是每隔一定時間(一般每隔2ms)就對DRAM的所有單元進行讀出，經(jīng)讀出放大器放大后再重新寫入原電路中，以維持存儲電容上的電荷，從而使所存信息保持不變。雖然每次進行的正常讀/寫存儲器的操作也相當于進行了刷新操作，但由于CPU對存儲器的讀/寫操作是隨機的，并不能保證在2ms時間內(nèi)能對內(nèi)存中所有單元都進行一次讀/寫操作，以達到刷新效果。所以，對DRAM必須設(shè)置專門的外部控制電路和安排專門的刷新周期來系統(tǒng)地對DRAM進行刷新。2164A的刷新時序如圖4-20所示。刷新是按行進行的。在進行刷新操作時，行選通信號RAS有效，列選通信號CAS無效。芯片只接收從地址總線上發(fā)來的行地址(其中RA7不起作用)，7位行地址RA6～RA0送到行譯碼器，譯碼得到的刷新地址同時加到4個存儲矩陣上，刷新時一次選中一行512個存儲電路，對選中的行在內(nèi)部讀出并回寫，實現(xiàn)對內(nèi)部電容的充電，達到保存數(shù)據(jù)的目的。由于刷新時CAS無效，因此不會有數(shù)據(jù)輸出發(fā)生。圖4-202164A刷新操作時序

4.靜態(tài)存儲器和動態(tài)存儲器芯片特性比較靜態(tài)存儲器和動態(tài)存儲器芯片特性比較如表4-2所示。

表4-2靜態(tài)存儲器和動態(tài)存儲器芯片特性比較4.3只讀存儲器(ROM)只讀存儲器(ROM)的信息在運行時是不能被改變的，只能讀出，不能寫入。突然掉電后信息不丟失，具有非易失性，故常用來存放一些固定程序及數(shù)據(jù)常數(shù)，如監(jiān)控程序、IBMPC中的BIOS程序等。ROM比RAM的集成度高，成本低，在不斷地發(fā)展變化中，ROM器件出現(xiàn)了掩模ROM、PROM、EPROM、EEPROM等各種不同類型。4.3.1掩模ROM掩模ROM的信息是在芯片制造時由廠家寫入的，一旦成為產(chǎn)品，其信息是無法修改的。因此，掩模ROM在出廠時內(nèi)部存儲的數(shù)據(jù)就已經(jīng)“固化”在里邊了。圖4-21是一個簡單的4×4位的MOSROM存儲陣列，采用單譯碼方式。有兩位地址輸入A0、A1，譯碼后輸出4條字選擇線，每條字選擇線選中一個字，每個字為4位。在行和列的交點，有的連有MOS管，有的沒有，這是廠家根據(jù)用戶提供的程序?qū)π酒瑘D形進行二次光刻所決定的。若有MOS管與其相連，則相應(yīng)的MOS管就導通，這些位線的輸出就是低電平，表示邏輯“0”；而沒有MOS管與其相連的位線，輸出的就是高電平，表示邏輯“1”。圖4-214×4位的掩模ROM存儲陣列4.3.2可編程ROM(PROM)掩模ROM存儲單元的信息在出廠時就已經(jīng)固定下來了，用戶無法修改，給使用者帶來了不便。PROM可解決這個矛盾。PROM是一種允許用戶編程一次的ROM，其存儲單元通常用二極管或晶體管實現(xiàn)。PROM在出廠時，其存儲單元的內(nèi)容為全1或全0，用戶可以根據(jù)自己的需要，在通用或?qū)Ｓ玫木幊唐魃蠈⒛承﹩卧膶憺?或者1。圖4-22所示為一種熔絲式PROM結(jié)構(gòu)示意圖，它是采用雙極型晶體管作存儲單元，管子的發(fā)射極上連接了可熔性金屬絲，也稱為“熔絲式”PROM。出廠時，管子將位線與字選線連通，所有熔絲都是接通的，表示存有0信息。如要使某些單元改寫為1，只需通過編程，給這些單元通以足夠大的電流將熔絲燒斷即可。這個寫入的過程稱之為固化程序。熔絲燒斷后不能恢復，因此，PROM只能進行一次編程。圖4-22熔絲式PROM結(jié)構(gòu)示意圖

4.3.3可擦除可編程ROM(EPROM)雖然PROM可以實現(xiàn)一次編程，但在很多應(yīng)用場合，需要對程序進行多次修改，這就要求存儲芯片能多次重復擦除重復編程。EPROM是廣泛應(yīng)用的可擦除可重寫的只讀存儲器。在其芯片的頂部開有一個石英玻璃的窗口，當內(nèi)容需要改變時，可通過紫外線擦除器對窗口照射15-20min(視具體型號而異)后，擦除原有信息，使存儲單元的內(nèi)容恢復為初始狀態(tài)FFH，從而擦除了寫入的信息。之后，用專門的編程器(或稱燒寫器)把程序重新寫入。編程后，應(yīng)在其照射窗口貼上不透光封條，以避免存儲電路中的電荷在日光照射下緩慢泄露，使信息能長期保存。EPROM通常用于系統(tǒng)的開發(fā)階段，由于它可擦除，故可反復使用。1.基本存儲電路EPROM基本存儲單元的結(jié)構(gòu)和工作原理如圖4-23所示。

圖4-23EPROM基本存儲單元的結(jié)構(gòu)示意圖

2.編程和擦除EPROM的編程過程實際上就是對某些單元寫入0的過程，也就是向有關(guān)的FAMOS管的浮置柵注入電子的過程。采用的辦法是：在漏極和源極之間加上約25V的反向電壓，同時加上編程脈沖信號(寬度約為50ns)，則漏極與源極瞬時產(chǎn)生雪崩式擊穿，一部分電子在強電場作用下通過絕緣層注入到浮柵中。當高電壓撤除后，由于浮柵被SiO2絕緣層包圍，所以注入的電子無泄漏通道，負電荷仍保留在柵極上，從而使相應(yīng)單元導通，表明將0寫入了該單元。擦除的原理與編程相反，通過向浮管置柵上的電子注入能量，使得它們逃逸。擦除存儲單元中保存的信息必須用一定波長的紫外光對準芯片窗口，在近距離內(nèi)連續(xù)照射15-20min，使負電荷獲取足夠的能量，形成光電流流入基片，使浮柵恢復初態(tài)不再帶有電荷，原來存儲的信息也就不存在了。4.3.4電可擦除可編程ROM(EEPROM)

EPROM的優(yōu)點是芯片可多次重復編程，但編程時必須把芯片從電路板上取下，用專門的編程器進行編程，并且是對整塊芯片編程，不能以字節(jié)為單位擦寫。這在實際使用時很不方便，所以在很多情況下需要使用EEPROM。EEPROM與EPROM不同，在擦除和編程寫入時，不需要從系統(tǒng)中取下，直接可用電氣方式在線編程和擦除；并且是按字節(jié)進行編程和擦除。EEPROM基本存儲電路的結(jié)構(gòu)示意圖如圖4-24所示。其工作原理與EPROM類似，也是采用浮柵技術(shù)的可編程存儲器。與EPROM相比，EEPROM是用電擦除，擦除的速度要快得多。圖4-24EEPROM基本存儲電路結(jié)構(gòu)示意圖

EEPROM電擦除的過程就是改寫過程，可以按字節(jié)為單位進行，而不像EPROM需要整片擦除。EEPROM具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫(可重復擦寫1萬次以上)。目前，大多數(shù)EEPROM芯片內(nèi)部都備有升壓電路。因此，只需提供單電源供電，便可進行讀、擦除/寫操作，為數(shù)字系統(tǒng)的設(shè)計和在線調(diào)試提供了極大的方便。常用的典型芯片容量見下表。4.3.5Flash存儲器(FlashMemory)

FlashMemory是一種新型的半導體存儲器。和EEPROM相比，F(xiàn)lashMemory可實現(xiàn)大規(guī)?？焖匐姴脸?，編程速度快，斷電后具有可靠的非易失性等特點，因此，一經(jīng)問世就得到了廣泛的應(yīng)用。Flash存儲器可重復使用，可以被擦除和重新編程幾十萬次而不會失效。在數(shù)據(jù)需要經(jīng)常更新的可重復編程應(yīng)用中，這一性能是非常重要的。FlashMemory展示出了一種全新的PC存儲器技術(shù)。作為一種高密度、非易失的讀寫半導體技術(shù)，它特別適合作固態(tài)磁盤驅(qū)動器；或以低成本和高可靠性替代電池支持的靜態(tài)RAM。

FlashMemory的主要特點為：1.固有的非易失性2.可直接執(zhí)行3.經(jīng)濟的高密度4.固態(tài)性能4.3.6只讀存儲器芯片介紹1.Intel2716（EPROM）典型的EPROM芯片見下表。這些芯片可采用NMOS或CMOS兩種工藝制造，若芯片名稱中有字母C，表示是用CMOS工藝制造，如27C64。采用CMOS工藝制造的芯片功耗低。1）Intel2716芯片的內(nèi)部結(jié)構(gòu)Intel2716采用NMOS制造工藝，容量為2KB，為24腳雙列直插式封裝芯片，其內(nèi)部結(jié)構(gòu)框圖如圖4-25所示，主要組成部分如下。

存儲陣列：Intel2716存儲器芯片的存儲陣列由2K×8個帶有浮柵的MOS管構(gòu)成，共可保存2K×8位二進制信息。

行譯碼器：又稱為X譯碼器，可對7位行地址進行譯碼。

列譯碼器：又稱為Y譯碼器，可對4位列地址進行譯碼。

輸出允許、片選和編程邏輯：實現(xiàn)片選及控制信息的讀、寫。

數(shù)據(jù)輸出緩沖器：實現(xiàn)對輸出數(shù)據(jù)的緩沖。

（a）內(nèi)部結(jié)構(gòu)圖(b)引腳圖圖4-25Intel2716芯片的內(nèi)部結(jié)構(gòu)及引腳圖2）2716芯片的外部結(jié)構(gòu)Intel2716芯片具有24個引腳，其引腳分配如圖4-25(b)所示，各引腳的功能如下。Al0～A0：11根地址線，輸入?？蓪ぶ菲瑑?nèi)的2KB個存儲單元。D7～D0：8位數(shù)據(jù)線。正常工作時為數(shù)據(jù)輸出線，編程時為數(shù)據(jù)輸入線。

CE：片選信號，輸入。低電平有效，當CE為低電平時，表示選中該芯片。

OE：數(shù)據(jù)輸出允許信號，輸入。低電平有效，用以允許數(shù)據(jù)輸出。Vpp：編程電壓輸入。編程時在該引腳上加編程電壓，不同芯片其Vpp不同，可以是+12.5V、+25V等。Vcc：+5V電源。GND：地。

3）2716的工作方式與操作時序2716有6種工作方式，見表4-3。前3種Vpp接+5V，為正常工作狀態(tài)；后3種Vpp接+25V，為編程工作狀態(tài)。

(1)讀方式：這是2716正常的工作方式，也是其在微機系統(tǒng)中的主要工作方式。(2)備用方式：當CE為高電平時，2716工作在備用方式，輸出為高阻態(tài)。此時芯片功耗下降。(3)讀出禁止方式：當OE為高電平且CE為低電平時，2716存儲單元的內(nèi)容被禁止讀出，輸出為高阻態(tài)。(4)編程寫入方式：該方式下Vcc接+5V電源，Vpp接+25V電源，OE=1，從OE引腳輸入寬度約為45ms的編程正脈沖，即可將字節(jié)數(shù)據(jù)寫入到相應(yīng)的存儲單元。(5)編程校驗方式：為了檢查寫入的數(shù)據(jù)是否正確，2716提供了兩種校驗方式。一是可以在編程過程中按字節(jié)進行校驗，另一種方式是在編程結(jié)束后，對所有數(shù)據(jù)進行校驗。校驗時Vcc=+5V，Vpp=+25V，OE=0，CE=0。(6)編程禁止方式：該方式主要用于對多塊2716同時編程的場合，通過控制編程正脈沖來實現(xiàn)。當某塊2716編程禁止時，OE=1，CE=0，數(shù)據(jù)線為高阻態(tài)。2.典型的EEPROM芯片1)98C64A的引腳及功能NMC98C64A為8K×8位的EEPROM，其引腳如圖4-27所示。其中：(1)A0～A12：為13條地址線，用于選擇片內(nèi)的8K個存儲單元。(2)D0～D7：為8條數(shù)據(jù)線。(3)CE：為選片信號。低電平有效。當CE＝0時選中該芯片。(4)OE：為輸出允許信號。當CE＝0，OE＝0，WE＝l時，可將選中的地址單元的數(shù)據(jù)讀出。這與6264很相似。(5)WE：是寫允許信號。當CE＝0，OE＝l，WE＝0時，可以將數(shù)據(jù)寫入指定的存儲單元。(6)READY/BUSY：是狀態(tài)輸出端。98C64A正在執(zhí)行編程寫入時，此管腳為低電平。寫完后，此管腳變?yōu)楦唠娖健Ｒ驗檎趯懭氘斍皵?shù)據(jù)時，98C64A不接收CPU送來的下一個數(shù)據(jù)，所以CPU可以通過檢查此管腳的狀態(tài)來判斷寫操作是否結(jié)束。圖4-27NMC98C64A引腳圖

2)98C64A的工作過程98C64A的工作過程同樣包括3部分，即數(shù)據(jù)讀出、編程寫入和擦除。(1)數(shù)據(jù)讀出:從EEPROM讀出數(shù)據(jù)的過程與從EPROM及RAM中讀出數(shù)據(jù)的過程是一樣的。當CE＝0，OE＝0，WE＝l時，只要滿足芯片所要求的讀出時序關(guān)系，則可從選中的存儲單元中將數(shù)據(jù)讀出。(2)數(shù)據(jù)寫入:將數(shù)據(jù)寫入98C64A有兩種方式。①字節(jié)寫入方式是一次寫入一個字節(jié)的數(shù)據(jù)。但寫完一個字節(jié)之后，并不能立刻寫下一個字節(jié)，而是要等到READY/BUSY端的狀態(tài)由低電平變?yōu)楦唠娖胶?，才能開始下一個字節(jié)的寫入。這是EEPROM芯片與RAM芯片在數(shù)據(jù)寫入上的一個很重要的區(qū)別。98C64A的編程時序如圖4-28所示。從圖中可以看出，當CE＝0，OE＝0時，只要在WE端加上100ns的負脈沖，便可以將數(shù)據(jù)寫入指定的地址單元。

②自動頁寫入方式：頁編程的基本思想是一次寫完一頁，而不是只寫一個字節(jié)。每寫完一頁判斷一次READY/BUSY端的狀態(tài)。在98C64A中，一頁數(shù)據(jù)為1～32個字節(jié)，要求這些數(shù)據(jù)在內(nèi)存中是連續(xù)排列的。98C64A的高位地址線A12～A5

用來決定訪問哪一頁數(shù)據(jù)，低位地址A4～A0

用來決定尋址一頁內(nèi)所包含的32個字節(jié)。因此將Al2～A5

稱為頁地址。其寫入的過程是：利用軟件首先向EEPROM98C64A寫入頁的一個數(shù)據(jù)，并在此后的300μs內(nèi)，連續(xù)寫入本頁的其他數(shù)據(jù)，再利用查詢或中斷檢查READY/BUSY端的狀態(tài)是否已變高，若變高，則表示這一頁的數(shù)據(jù)已寫結(jié)束，然后接著開始寫下一頁，直到將數(shù)據(jù)全部寫完。

(3)擦除：擦除和寫入是同一種操作，只不過擦除總是向單元中寫入“FFH”而已。EEPROM的特點是一次既可擦除一個字節(jié)，也可以擦除整個芯片的內(nèi)容。如果需要擦除一個字節(jié)，其過程與寫入一個字節(jié)的過程完全相同，寫入數(shù)據(jù)FFH，就等于擦除了這個單元的內(nèi)容。若希望一次將芯片所有單元的內(nèi)容全部擦除干凈，可利用EEPROM的片擦除功能，即在D0～D7

上加上FFH，使CE＝0，WE＝0，并在OE引腳上加上＋15V電壓，使這種狀態(tài)保持10ms。就可將芯片所有單元擦除干凈。EEPROM98C64A有寫保護電路，加電和斷電不會影響芯片的內(nèi)容。寫入的內(nèi)容一般可保存10年以上。每一個存儲單元允許擦除/編程上萬次。3.典型的閃存芯片TMS287040(16×32KB)1)TMS28F040的引腳功能28F040的外部引腳如圖4-29所示。A0～A18：為19條地址線，用于選擇片內(nèi)的512K個存儲單元。DQ0～DQ7：為8條數(shù)據(jù)線。因為它共有19根地址線和8根數(shù)據(jù)線，說明該芯片的容量為512K×8bit，28F040芯片將其512KB的容量分成l6個32KB的塊，每一塊均可獨立進行擦除。E:是芯片寫允許信號，在它的下降沿鎖存選中單元的地址，用上升沿鎖存寫入的數(shù)據(jù)。

G:為輸出允許信號，低電平有效。VCC：+5V電源輸入引腳。VPP：編程電壓輸入引腳。Vss：接地。圖4-29TMS28F040的外部引腳圖

2)TMS28F040的工作過程28F040與普通EEPROM芯片一樣也有3種工作方式，即讀出、編程寫入和擦除。但也有所不同，TMS28F040是通過向內(nèi)部狀態(tài)寄存器寫入命令的方法來控制芯片的工作方式，對芯片所有的操作必須要先往狀態(tài)寄存器中寫入命令。另外，TMS28F040的許多功能需要根據(jù)狀態(tài)寄存器的狀態(tài)來決定。要知道芯片當前的工作狀態(tài)，只需寫入命令70H，就可讀出狀態(tài)寄存器各位的狀態(tài)了。狀態(tài)寄存器各位的含義如表4-4所示。

表4-4TMS28F040狀態(tài)寄存器各位的含意(1)讀操作：讀操作包括讀出芯片中某個單元的內(nèi)容、讀出內(nèi)部狀態(tài)寄存器的內(nèi)容以及讀出芯片內(nèi)部的廠家及器件標記三種情況。如果要讀某個存儲單元的內(nèi)容，則在初始加電以后或在寫入命令00H(或FFH)之后，芯片就處于只讀存儲單元的狀態(tài)。這時就和讀SRAM或EPROM芯片一樣，很容易讀出指定的地址單元中的數(shù)據(jù)。此時的VPP(編程高電壓端)可與VCC(＋5V)相連。(2)編程寫入：編程方式包括對芯片單元的寫入和對其內(nèi)部每個32KB塊的軟件保護。軟件保護是用命令使芯片的某一塊或某些塊規(guī)定為寫保護，也可置整片為寫保護狀態(tài)，這樣可以使被保護的塊不被寫入的新內(nèi)容給擦除。比如，向狀態(tài)寄存器寫入命令0FH，再送上要保護塊的地址，就可置規(guī)定的塊為寫保護。若寫入命令FFH，就置全片為寫保護狀態(tài)。(3)擦除方式：28F040既可以每次擦除一個字節(jié)，也可以一次擦除整個芯片，或根據(jù)需要只擦除片內(nèi)某些塊，并可在擦除過程中使擦除掛起和恢復擦除。4.4半導體存儲器的擴展在微機系統(tǒng)中，存儲器通過總線與CPU相連。CPU對存儲器進行讀寫操作時，首先是由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。所以，存儲器芯片與CPU之間的連接，實質(zhì)上就是與其數(shù)據(jù)總線、地址總線和控制總線這3種系統(tǒng)總線的連接。4.4.1存儲器的接口設(shè)計需要注意的問題在連接設(shè)計中一般要考慮的問題有以下幾個方面。1.CPU總線的負載能力2.CPU的時序和存儲器的存取速度之間的配合問題3.片選和存儲器的地址分配問題4.讀、寫控制信號的連接問題4.4.2存儲器的擴展技術(shù)由于存儲器單個芯片的容量有限，在構(gòu)成實際的存儲器時，單個芯片往往不能滿足存儲器位數(shù)(數(shù)據(jù)線的位數(shù))或字數(shù)(存儲單元的個數(shù))的要求，需要用多個存儲芯片進行組合，以滿足對存儲容量的要求。這種組合稱為存儲器的擴展，通常有位擴展、字擴展和字位同時擴展3種方式。

1.位擴展在微機中，存儲器的大小通常是按字節(jié)來度量的。如果一個存儲芯片不能同時提供8位數(shù)據(jù)，就必須把幾塊芯片組合起來使用，這就是存儲器芯片的“位擴展”?，F(xiàn)在的微機可以同時對存儲器進行64位的存取，這就需要在8位的基礎(chǔ)上再次進行“位擴展”。位擴展把多個存儲芯片組成一個整體，使數(shù)據(jù)位數(shù)增加，但單元個數(shù)不變。經(jīng)位擴展構(gòu)成的存儲器，每個單元的內(nèi)容被存儲在不同的存儲器芯片上。位擴展構(gòu)成的存儲器在電路連接時采用的方法是：將每個存儲器芯片的數(shù)據(jù)線分別接到系統(tǒng)數(shù)據(jù)總線的不同位上，地址線和各類控制線(包括選片信號線、讀/寫信號線等)則并聯(lián)在一起?！纠?.1】用1KB×4的2114芯片構(gòu)成lKB×8的存儲器系統(tǒng)。由于每個芯片的容量為1KB，故滿足存儲器系統(tǒng)的容量要求。但由于每個芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲器系統(tǒng)的字長要求。電路的設(shè)計如下：①每個芯片的10位地址線按引腳名稱一一并聯(lián)，按次序接到系統(tǒng)地址總線的低10位。②數(shù)據(jù)線按芯片編號連接，1號芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0～D3，2號芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D4～D7。③兩個芯片的WE端并聯(lián)，接到系統(tǒng)控制總線的存儲器寫信號。例如CPU為8086/8088，可由WR和IO/M或IO/M的組合來承擔。④片選信號CS并聯(lián)后接至地址譯碼器的輸出端，而地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔。具體連線如圖4-30所示。圖4-30位擴展電路連接圖根據(jù)硬件連線圖，可以分析出該存儲器的地址分配范圍，見表4-5(假設(shè)只考慮16位地址)。

2.字擴展字擴展是對存儲器容量的擴展。存儲器芯片的字長符合存儲器系統(tǒng)的要求，但其容量太小，即存儲單元的個數(shù)不夠，需要增加存儲單元的數(shù)量。例如，用16KB×8的EPROM2716Ａ存儲器芯片組成64KB×8的存儲器系統(tǒng)。由于每個芯片的字長為8位，故滿足存儲器系統(tǒng)的字長要求。但每個芯片只能提供4KB個存儲單元，故需用2片這樣的芯片，以滿足存儲器系統(tǒng)的容量要求。字擴展構(gòu)成的存儲器在電路連接時采用的方法是：將每個存儲芯片的數(shù)據(jù)線、地址線、讀寫等控制線與系統(tǒng)總線的同名線相連，僅將各個芯片的片選信號分別連到地址譯碼器的不同輸出端，用片選信號來區(qū)分各個芯片的地址?！纠?.2】用2KB×8的2716A存儲器芯片組成8KB×8的存儲器系統(tǒng)。由于2716A芯片的字長為8位，故滿足存儲器系統(tǒng)的字長要求。但由于每個芯片只能提供2KB個存儲單元，所以要構(gòu)成容量為8KB的存儲器，需要8KB/2KB=4片2716A，以滿足存儲器系統(tǒng)的容量要求。電路的設(shè)計如下：①每個芯片的11位地址線按引腳名稱一一并聯(lián)，然后按次序與系統(tǒng)地址總線的低11位相連。②每個芯片的8位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0～D7。③4個芯片的OE端并聯(lián)后接到系統(tǒng)控制總線的存儲器讀信號，它們的CE引腳分別接至地址譯碼器的不同輸出端，地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔。硬件連線如圖4-31所示。

圖4-31用2716A構(gòu)成8KB的存儲器從圖中可以看出，高位地址經(jīng)譯碼器得到譯碼信號，分別選中不同的芯片，低位地址則同時到達每個芯片以選中相應(yīng)單元。在讀信號的作用下，選中芯片的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個字節(jié)的輸出。各芯片的地址范圍見表4-6。3.字位同時擴展字位同時擴展是從存儲芯片的位數(shù)和容量兩個方面進行擴展。在構(gòu)成一個存儲系統(tǒng)時，如果存儲器芯片的字長和容量均不符合存儲器系統(tǒng)的要求，此時需要用多個芯片同時進行位擴展和字擴展，以滿足系統(tǒng)的要求。進行字位擴展時，通常是先做位擴展，按存儲器字長要求構(gòu)成芯片組，再對這樣的芯片組進行字擴展，使總的存儲容量滿足要求?！纠?.3】用Intel2114芯片構(gòu)成容量為2KB的存儲器系統(tǒng)。由于Intel2114芯片的容量為1KB×4，字長為4位，因此首先要采用位擴展的方法，用兩片芯片組成1KB×8的芯片組，再對芯片組采用字擴展的方法來擴充容量，需要2組芯片組構(gòu)成2KB的容量。硬件連線如圖4-32所示。圖中，4片2114分為2組，每組芯片的4位數(shù)據(jù)線分別接到數(shù)據(jù)總線D7～D0的高低4位，地址線和讀寫線按信號名稱并聯(lián)在一起。每組芯片的片選端CE并聯(lián)起來分別與譯碼器的輸出端連接。圖4-32用2114組成2KB的存儲器根據(jù)硬件連線圖，該存儲器的地址分配范圍見表4-7?！纠?.4】用Intel2164構(gòu)成容量為128KB的DRAM內(nèi)存。微機中內(nèi)存的構(gòu)成是字位擴展的一個實例。由于存儲器芯片生產(chǎn)廠制造出的存儲器芯片的字長通常都是1位的，如64MB×1，128MB×1等；所以內(nèi)存條生產(chǎn)廠要用位擴展的方法將若干個芯片組裝成內(nèi)存模塊(即內(nèi)存條)，如用8片64MB×1的芯片組成64MB的內(nèi)存條；再根據(jù)系統(tǒng)配置的內(nèi)存容量不同，選擇合適數(shù)目的內(nèi)存條插到主板上構(gòu)成內(nèi)存，即字擴展。內(nèi)存擴展的次序一般是先進行位擴展，以構(gòu)成滿足字長要求的內(nèi)存模塊，然后再用若干個這樣的模塊進行字擴展，完成字位擴展，使總?cè)萘繚M足要求。Intel2164是64KB×1的芯片，所以首先要進行位擴展，用8片2164組成64KB的芯片組、然后再用兩組這樣的芯片組進行字擴展。所需的芯片數(shù)為(128/64)×(8/1)＝16片。要尋址128KB個內(nèi)存單元至少需要17位地址信號線(217＝128KB)。而Intel2164有64KB個單元。需要16根地址信號線(分為行和列)，余下的1根地址線用于區(qū)分兩個64KB的存儲模塊。電路連接如圖4-33所示。圖4-33用Intel2164構(gòu)成容量為128KB的DRAM內(nèi)存

存儲器容量的擴展可遵循以下步驟：(1)根據(jù)存儲器容量選擇合適芯片。(2)若存儲器芯片的位數(shù)不滿足要求，則將芯片多片并聯(lián)進行位擴展，構(gòu)成滿足字長要求的芯片組。(3)對芯片組進行字擴展，設(shè)計出滿足要求的存儲器。4.4.3存儲器的地址譯碼

存儲器地址譯碼電路不同，CPU訪問的存儲器地址也不同。當CPU對存儲單元進行訪問時，發(fā)出的地址信號要實現(xiàn)兩種選擇，首先是對存儲器芯片的選擇，使相關(guān)芯片的片選端有效，稱為片選；之后在選中的芯片內(nèi)部再選擇某一存儲單元，稱為字選。片選信號和字選信號均由CPU發(fā)出的地址信號經(jīng)譯碼電路產(chǎn)生。而選擇內(nèi)部存儲單元的字選信號則是CPU的低位地址線經(jīng)存儲器芯片的內(nèi)部譯碼電路產(chǎn)生，這部分譯碼電路不需用戶設(shè)計。而片選信號是由CPU的高位地址線經(jīng)外部譯碼器譯碼產(chǎn)生，通常所說的譯碼電路也是用來產(chǎn)生片選信號的。片選信號的產(chǎn)生方法通常有線選法、部分譯碼法和全譯碼法

3種。