第四章存儲系統(tǒng)

第四章存儲子系統(tǒng)本章需解決的主要問題：（1）存儲器如何存儲信息？（2）在實際應用中如何用存儲芯片組成具有一定容量的存儲器？第一節(jié)概述存儲器的分類情況1.按存儲器在系統(tǒng)中的作用分類（1）主存（內(nèi)存）主要存放CPU當前使用的程序和數(shù)據(jù)。速度快容量有限（2）輔存（外存）存放大量的后備程序和數(shù)據(jù)。速度較慢容量大（3）高速緩存存放CPU在當前一小段時間內(nèi)多次使用的程序和數(shù)據(jù)。速度很快容量小CPUCache主存外存2.按存儲介質(zhì)分類（1）半導體存儲器利用雙穩(wěn)態(tài)觸發(fā)器存儲信息（動態(tài)存儲器除外）信息易失速度快，非破壞性讀出（單管動態(tài)存儲器除外）（只讀存儲器除外）作主存、高速緩存。容量大，長期保存信息，（3）光盤存儲器利用磁層上不同方向的磁化區(qū)域表示信息。速度慢。非破壞性讀出，作外存。（2）磁表面存儲器速度慢。利用光斑的有無表示信息。容量很大，非破壞性讀出，長期保存信息，作外存。3.按存取方式分類隨機存取：可按地址訪問存儲器中的任一單元，（1）隨機存取存儲器訪問時間與單元地址無關。RAM：存取周期或讀/寫周期固存：（ns）可讀可寫ROM：只讀不寫PROM：用戶不能編程用戶可一次編程EPROM：用戶可多次編程（紫外線擦除）EEPROM：用戶可多次編程（電擦除）速度指標：作主存、高速緩存。FlashMemory（2）順序存取存儲器（SAM）訪問時讀/寫部件按順序查找目標地址，訪問時間與數(shù)據(jù)位置有關。等待操作平均等待時間讀/寫操作兩步操作速度指標（ms）數(shù)據(jù)傳輸率（字節(jié)/秒）（3）直接存取存儲器（DAM）訪問時讀/寫部件先直接指向一個小區(qū)域，再在該區(qū)域內(nèi)順序查找。訪問時間與數(shù)據(jù)位置有關。三步操作定位（尋道）操作等待（旋轉(zhuǎn)）操作讀/寫操作速度指標平均定位（平均尋道）時間平均等待（平均旋轉(zhuǎn)）時間數(shù)據(jù)傳輸率（ms）（ms）（位/秒）第二節(jié)半導體存儲器工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)MOS動態(tài)MOS（靜態(tài)MOS除外）存儲信息原理靜態(tài)存儲器SRAM動態(tài)存儲器DRAM（雙極型、靜態(tài)MOS型）依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機制存儲信息。（動態(tài)MOS型）依靠電容存儲電荷的原理存儲信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。4.2.1靜態(tài)MOS存儲單元與存儲芯片1.六管單元（1）組成T1、T3：MOS反相器觸發(fā)器T2、T4：MOS反相器T5、T6：控制門管Z：字線，選擇存儲單元位線，完成讀/寫操作W、W：VccT3T1T4T2T5T6ZWW（2）定義“0”：T1導通，T2截止；“1”：T1截止，T2導通。VccT3T1T4T2T5T6ZWW（3）工作T5、T6Z：加高電平，高、低電平，寫1/0。VccT3T1T4T2T5T6ZWW導通，選中該單元。寫入：在W、W上分別加讀出：根據(jù)W、W上有無電流，讀1/0。VccT3T1T4T2T5T6ZWW（4）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。靜態(tài)單元是非破壞性讀出，讀出后不需重寫。地址端：2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫使能WE=0寫=1讀電源、地2.存儲芯片例.SRAM芯片2114（1K×4位）外特性：4.2.2動態(tài)MOS存儲單元與存儲芯片1.四管單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門管Z：字線位線W、W：T1T2T3T4ZWWC1C2T1T2T3T4ZWWC1C2（2）定義“0”：T1導通，T2截止“1”：T1截止，T2導通（C1有電荷，C2無電荷）；（C1無電荷，C2有電荷）。T1T2T3T4ZWWC1C2（3）工作Z：加高電平，T3、T4導通，選中該單元。寫入：在W、W上分別加高、低電平，寫1/0。讀出：W、W先預充電至再根據(jù)W、W上有無電流，高電平，斷開充電回路，讀1/0。（4）保持T1T2T3T4ZWWC1C2Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補充電荷（動態(tài)刷新），∴稱動態(tài)。四管單元是非破壞性讀出，讀出過程即實現(xiàn)刷新。2.單管單元（1）組成C：記憶單元CWZTT：控制門管Z：字線W：位線（2）定義“0”：C無電荷，電平V0（低）“1”：C有電荷，電平V1（高）（4）保持寫入：Z加高電平，T導通，在W上加高/低電平，寫1/0。讀出：W先預充電，根據(jù)W線電位的變化，讀1/0。斷開充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫。CWZT（3）工作Z加高電平，T導通，3.存儲芯片外特性：例.DRAM芯片2164（64K×1位）2164（64K×1）18916GNDCASDoA6A3A4A5A7空閑/刷新DiWERASA0A2A1Vcc地址端：A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫使能WE=0寫=1讀電源、地分時復用，提供16位地址。Do（出）行地址選通RAS:列地址選通CAS:=0時A7～A0為行地址高8位地址=0時A7～A0為列地址低8位地址1腳未用，或在新型號中用于片內(nèi)自動刷新。DRAM上節(jié)課回顧：相關芯片SRAMROM123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND21141Kx412345678161514131211109GNDCASDoutA6A3A4A5A7NCDinWERASA0A2A1Vcc216464Kx1A7A6A5A4A3A2A1A0O0O1O2GND123456789101112242322212019181716151413VccA8A9VppCSA10PD/PGMO7O6O5O4O327162Kx8本節(jié)課主要內(nèi)容：主存的組織現(xiàn)在商品化的最大容量的內(nèi)存條是多大的？4G動態(tài)M的刷新4.3主存的組織（本節(jié)內(nèi)容參考Intel、Hynix公司技術白皮書，電子工業(yè)出版社《計算機組成原理》）主存的校驗M的邏輯設計與CPU的連接芯片類型選擇4.3.1主存儲器設計的原則地址分配和片選譯碼驅(qū)動能力與CPU的時序配合行選列選信號的產(chǎn)生4.3.2半導體存儲器邏輯設計主要考慮：芯片的選用、地址分配與片選邏輯、信號線的連接等。設計步驟：確定芯片數(shù)量確定地址線和數(shù)據(jù)線數(shù)量確定片選邏輯畫出邏輯圖8088和相關內(nèi)存芯片引腳123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND21141Kx412345678161514131211109GNDCASDoutA6A3A4A5A7NCDinWERASA0A2A1Vcc216464Kx1A7A6A5A4A3A2A1A0O0O1O2GND123456789101112242322212019181716151413VccA8A9VppCSA10PD/PGMO7O6O5O4O327162Kx8INTELCPU連接參考1、位擴展方式（位并聯(lián)方式）當主存儲器的字數(shù)與單個存儲芯片的字數(shù)相同而位數(shù)不同時，采用位擴展方式各芯片的數(shù)據(jù)輸入/輸出線相拼接，編址空間相同的芯片，地址線與片選信號相同，各芯片可公用。解：1）芯片數(shù)量=64Kx4/64Kx1=4片2）地址線16根A0-A15，數(shù)據(jù)線需將芯片的數(shù)據(jù)線從1根擴展到4根3）片選4）邏輯圖例：主存容量64Kx4，可選芯片為芯片64Kx1CPU64Kx164Kx164Kx164Kx1A0A15D3D2D1D0片選CS接地或M/IOWED3D2D1D02、字擴展方式（字串聯(lián)方式）當主存儲器的字長與單個存儲芯片的字長相同而字數(shù)不同時，采用字擴展方式例：主存容量64Kx8，可選芯片芯片8Kx8解：1）芯片數(shù)量=（64Kx8）/（8Kx8）=8片2）地址分配和片選邏輯每個芯片地址線只有13根（A12~A0)，CPU輸出有16根（A15~A0)，（A12~A0)直接相連，（A15~A13)；連3-8譯碼器輸入端，譯碼器輸出端連到8個芯片3）邏輯圖CPUA0A15D7D1D08Kx8A14A13A128Kx88Kx88Kx88Kx88Kx88Kx88Kx83/8譯碼器D7D1D0WE111110000001010011100101CSCSMREQ補充：741383-8譯碼器1譯碼器的任務是把二進制碼轉(zhuǎn)換成輸出端的高（低）電位。VccY0Y1Y2Y3Y4Y5Y6ABCG2AG2BG1Y7GND1234567816151413121110974138補充：741383-8譯碼器2輸出11111111111111111111111011111101111110111111011111101111110111111011111101111111XXXXXX0000010100111001011101111X00000000X011111111Y7Y6Y5Y4Y3Y2Y1Y0CBAG2A+G2BG1輸入門控補充：訪存地址的譯碼方式1全譯碼方式地址唯一CPUA0A12D0~D3A11A10A9G2AG2B3/8譯碼器D4~D7A15A14A13補充：訪存地址的譯碼方式2CPUA0A12D0~D3A11A10A9G2AG2B3/8譯碼器D4~D7A15A14A13部分譯碼方式地址不唯一例1.用2114（1K×4）SRAM芯片組成容量為4K×8的存儲器。地址總線A15～A0（低）,雙向數(shù)據(jù)總線D7～D0（低）,讀/寫信號線R/W。給出芯片地址分配與片選邏輯,并畫出M框圖。解：1.計算芯片數(shù)用目標指標/可用芯片指標（4K×8）/（1K×4）

=8片3、字位同時擴展方式2.計算地址線和數(shù)據(jù)線數(shù)量可用芯片：地址線：A0-A9共10根數(shù)據(jù)線：D0-D3共4根目標存儲器：地址線：A0-A11共12根數(shù)據(jù)線：D0-D7共8根存儲器尋址邏輯3.地址分配與片選邏輯芯片內(nèi)的尋址系統(tǒng)(二級譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲空間分配：4KB存儲器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：A11～A04KBA15…A12A11A10A9……A0000

……

0任意值001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1片選芯片地址低位地址分配給芯片，高位地址形成片選邏輯。芯片芯片地址片選信號片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A104.連接方式（1）擴展位數(shù)4

1K×4

1K×4410

1K×4

1K×4410

1K×4

1K×44104

1K×4

1K×441044A9~A0D7~D4D3~D044R/WA11A10CS3（2）擴展單元數(shù)（4）連接控制線（3）形成片選邏輯電路MREQA11A10CS0A11A10CS1A11A10CS241K×4

1K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3MREQA11A10CS0A11A10CS1A11A10CS2例：往內(nèi)存0000100000000000寫入10100101，該如何控制并選中哪個芯片的哪個單元？1010100101字擴展上節(jié)課回顧：主存的組織位擴展字位同時擴展1kx4->4kx8本節(jié)課內(nèi)容：（參考Intel、Hynix公司技術白皮書，電子工業(yè)出版社《計算機組成原理》）主存組織進階動態(tài)M的刷新主存的校驗與CPU的連接例：用2Kx8的ROM芯片和2114芯片組成一個8Kx8的存儲器，其中RAM占6K（0000H~17FFH），ROM占2K（1800H~1FFFH）。WECPUA0A12D0~D3A11A10A93/8譯碼器111110第1組第2組101CS211421142114211421142114第6組001000ROMD4~D7？例：用16Mx8的RAM芯片HY57V28820HC(L)T組成一個128Mx8的存儲器。CPUA0A2616Mx8A25A24A2316Mx816Mx816Mx816Mx816Mx816Mx816Mx83/8譯碼器D7D1D0WE111110000001010011100101CSCSMREQHY57V28820HC(L)TFUNCTIONALBLOCKDIAGRAMCL(CASLatency)TimeofRAStoCASDelayRASActiveTimeRASCycleTimeAccessTimeRASPrechargeTimeData-OutHoldTimeHY57V28820HC(L)CHARACTERISTICS時間內(nèi)存延遲時間有個專門的術語叫“Latency”。內(nèi)存工作時，在要讀取或?qū)懭肽硵?shù)據(jù)，內(nèi)存控制芯片會先把數(shù)據(jù)的列地址傳送過去，這個RAS信號（Row

Address

Strobe，行地址信號）就被激活，而在轉(zhuǎn)化到行數(shù)據(jù)前，需要經(jīng)過幾個執(zhí)行周期，然后接下來CAS信號（Column

Address

Strobe，列地址信號）被激活。在RAS信號和CAS信號之間的幾個執(zhí)行周期就是RAS-to-CAS延遲時間。在CAS信號被執(zhí)行之后同樣也需要幾個執(zhí)行周期,即CASLatency(CL)此執(zhí)行周期在使用標準PC133的SDRAM大約是2到3個周期；而DDR

RAM則是4到5個周期。在DDR中，真正的CAS延遲時間則是2到2.5個執(zhí)行周期。RAS-to-CAS的時間則視技術而定，大約是5到7個周期，這也是延遲的基本因素。CL設置較低的內(nèi)存具備更高的優(yōu)勢，這可以從總的延遲時間來表現(xiàn)。內(nèi)存總的延遲時間有一個計算公式，總延遲時間=系統(tǒng)時鐘周期×CL模式數(shù)+存取時間（tAC）。首先來了解一下存取時間（tAC）的概念，tAC是Access

Time

from

CLK的縮寫，是指最大CAS延遲時的最大數(shù)輸入時鐘，是以納秒為單位的，與內(nèi)存時鐘周期是完全不同的概念，雖然都是以納秒為單位。存取時間（tAC）代表著讀取、寫入的時間，而時鐘頻率則代表內(nèi)存的速度。

舉個例子來計算一下總延遲時間:比如一條DDR333內(nèi)存其存取時間為6ns，其內(nèi)存時鐘周期為6ns（DDR內(nèi)存時鐘周期＝1X2/內(nèi)存頻率，DDR333內(nèi)存頻率為333，則可計算出其時鐘周期為6ns）。我們在主板的BIOS中將其CL設置為2.5，則總的延遲時間＝6ns

X2.5＋6ns＝21ns，而如果CL設置為2，那么總的延遲時間＝6ns

X2＋6ns＝18

ns，就減少了3ns的時間。設CPU共有16根地址線和8根數(shù)據(jù)線，并用作訪存控制信號，作讀寫命令信號(高電平讀，低電平寫)。設計一個容量為32KB，地址范圍為0000H~7FFFH，且采用低位交叉編址的四體并行存儲器。要求：(1)采用下圖所列8KX8芯片，詳細畫出CPU和存儲芯片的連接圖。(2)指出結(jié)果中每個存儲芯片的容量及地址范圍(用十六進制表示)。例：答：32KB四體結(jié)構的存儲器可由4片8K×8位存儲芯片組成，由于采用低位交叉編址，因此需用末兩位地址A1、A0控制片選信號，用13根地址線A14～A2與存儲芯片的地址線相連。滿足地址范圍為0000H～7FFFH的存儲器與CPU的連接圖如圖所示，圖中每片存儲芯片的地址范圍是：第0片0，4，......，7FFCH第1片1，5，......，7FFDH第2片2，6，......，7FFEH第3片3，7，......，7FFFH4.3.3主存與CPU、系統(tǒng)總線的連接系統(tǒng)模式1）最小系統(tǒng)模式2）較大系統(tǒng)模式3）專用存儲總線模式速度匹配與時序控制CPU操作和訪存操作的時鐘周期數(shù)據(jù)通路匹配主存相關控制信號4.3.4主存芯片技術同步突發(fā)靜態(tài)隨機存儲器SBSRAM多端口SRAM先進先出存儲器FIFO擴展數(shù)據(jù)輸出動態(tài)隨機訪問存儲器EDODRAM同步動態(tài)隨機訪問存儲器SDRAM4.3.5動態(tài)存儲器的刷新1.刷新定義和原因定義：刷新。動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。定期向電容補充電荷原因：注意刷新與重寫的區(qū)別。破壞性讀出后重寫，以恢復原來的信息。2.最大刷新間隔在此期間，必須對所有動態(tài)單元刷新一遍。非破壞性讀出的動態(tài)M，需補充電荷以保持原來的信息。2ms3.刷新方法按行讀。刷新一行所用的時間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對主存的訪問由CPU提供行、列地址，隨機訪問。CPU訪存：動態(tài)芯片刷新：由刷新地址計數(shù)器提供行地址，定時刷新。2ms內(nèi)集中安排所有刷新周期。4.刷新周期的安排方式死區(qū)用在實時要求不高的場合。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。2ms（3）異步刷新例:各刷新周期分散安排在2ms內(nèi)。用在大多數(shù)計算機中。每隔一段時間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請求，刷新一行；2毫秒內(nèi)刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請求刷新請求（DMA請求）（DMA請求）數(shù)據(jù)校驗碼是一種有發(fā)現(xiàn)某些錯誤或有自動糾錯能力的數(shù)據(jù)編碼方法。碼距：是指任意兩個合法碼之間不同二進制位的最小個數(shù)。如僅有一位不同，則碼距為1。

例：如果用4位二進制表示16種狀態(tài)，則16種編碼都用到了，此時碼距為1，即任何一個狀態(tài)的4位碼中的1位或幾位出錯，都會變成另外一個合法碼，此時無查錯能力。如果用如下編碼表示0-7，即0000，0011，0101，0110，1001，1010，1100，1111，則碼距為2，若1位出錯，則變成非法碼，可以查出。4.3.6主存儲器的校驗奇偶校驗碼是主存采用的一種最簡單的行之有效的方法。1）構成法則：在數(shù)據(jù)碼的右邊再加上1位奇偶校驗位，若是奇校驗，就把該編碼中1的個數(shù)湊成奇數(shù)，若是偶校驗，就把該編碼中1的個數(shù)湊成偶數(shù)。

2）特點在有效信息后加1位校驗位，組成校驗碼碼距為2，能查出代碼信息有奇數(shù)位出錯，但不能確定是哪一位出錯。例：有效信息10110001奇校驗碼101100011

//1的個數(shù)為奇數(shù)

偶校驗碼101100010

//1的個數(shù)為偶數(shù)

校驗碼包含有效信息和校驗位奇偶校驗邏輯主要采用異或門校驗碼的生成和檢錯。偶校驗邏輯圖

偶形成偶校錯:0表示無錯⊕⊕⊕⊕⊕D7D6D5D4D3D2D1D0校驗位

⊕⊕⊕偶校驗舉例

⊕⊕⊕⊕⊕偶形成偶校錯:0表示無錯D7D6D5D4D3D2D1D0校驗位111001110⊕⊕⊕⊕⊕⊕⊕⊕D7D6D5D4D3D2D1D0校驗位⊕⊕⊕1010000100001第四節(jié)磁表面存儲器4.4.1存儲原理與技術指標1.讀寫原理存儲介質(zhì)：磁層讀/寫部件：磁頭（1）寫入在磁頭線圈中加入磁化電流（寫電流），并使磁層移動，在磁層上形成連續(xù)的小段磁化區(qū)域（位單元）。（2）讀出磁頭線圈中不加電流，磁層移動。當位單元的轉(zhuǎn)變區(qū)經(jīng)過磁頭下方時，在線圈兩端產(chǎn)生感應電勢。讀出信號磁通變化的區(qū)域磁表面存儲器特點：1）記錄信息可以長期保存，具有非易失性。2）非破壞性讀出。3）記錄介質(zhì)可以重復使用4）由于是連續(xù)記錄，所以基本上是順序存取方式，不能象RAM那樣隨機讀寫。5）由于是連續(xù)記錄,需要比較復雜的尋址定位系統(tǒng)6）由于在相對運動中進行讀寫，可靠性較低，需要比較復雜的校驗技術。4.4.3磁記錄編碼方式1磁記錄方式就是采用某種變換規(guī)律，將一串二進制代碼序列轉(zhuǎn)換成記錄磁層中相應的磁化狀態(tài)。實際上就是如何按照寫入代碼序列形成相應的寫入電流波形。觀念的變化：靜態(tài)的：兩種相反狀態(tài)表示0/1動態(tài)的：變與不變，變化相位不同，變化頻率不同一個位單元對應一位代碼發(fā)展到一串位單元對應一串代碼序列1、歸零制（RZ）寫0時，發(fā)-I電流脈沖，然后回零（I=0）寫1時，發(fā)+I電流脈沖，然后回零（I=0）缺點：歸零是不必要的2、不歸零制（NRZ）寫0時維持-I不變，不歸零寫1時維持+I不變，不歸零缺點：一串0或1不易分辨?zhèn)€數(shù)3、不歸零1制（NRZ1）寫入規(guī)律：見1就翻見下圖寫電流波形寫0時，寫入電流維持原方向不變（-I或+I）寫1時，寫入電流方向翻轉(zhuǎn)（-I+I或+I-I）001101+I-II缺點：沒有自同步能力優(yōu)點：轉(zhuǎn)變區(qū)少，密度高4、調(diào)相制（PM）寫入規(guī)律：寫0，在位單元中間位置讓寫入電流負跳變（+I-I）寫1，在位單元中間位置讓寫入電流正跳變（-I+I）001101I優(yōu)點：有自同步能力，密度高，用于磁帶機5、調(diào)頻制（FM）寫入規(guī)律：在每個位單元開始時，寫入電流都改變1次方向，留下1個轉(zhuǎn)變區(qū)，作本位同步信號；寫0，位單元中間不變寫1，在位單元中間位置讓寫入電流改變方向001101I優(yōu)點：有自同步能力，密度高，用于早期磁盤+I-I6、改進的調(diào)頻制（MFM，M2F）寫入規(guī)律：寫一個0時，位單元中間不變，寫入兩個以上0時，在它們交界處改變寫入電流方向?qū)?，在位單元中間位置讓寫入電流改變方向，將位單元交界處的轉(zhuǎn)變區(qū)省去001101I優(yōu)點：有自同步能力，密度更高，用于軟盤和小容量硬盤7、群碼制（GCR）基本方法：將4位一組的數(shù)據(jù)碼，整體轉(zhuǎn)換為5位一組的記錄碼，在數(shù)據(jù)碼中，連續(xù)0的個數(shù)不受限制，但在轉(zhuǎn)換后的記錄碼中，連續(xù)0的個數(shù)不超過兩個；轉(zhuǎn)換后的記錄碼按NRZ1制寫入磁帶。轉(zhuǎn)換規(guī)律見P224優(yōu)點：克服了NRZ1制的缺點，用于數(shù)據(jù)流磁帶機例：畫出1100101的各種寫入電流波形1100101不歸零1II調(diào)相制II調(diào)頻制改進調(diào)頻制4.4.4海明校驗1、什么是海明校驗？海明校驗實質(zhì)上是一種多重奇偶校驗，即將代碼按一定規(guī)律組織為若干小組，分組進行奇偶校驗，各組的檢錯信息組成一個指誤字，不僅能檢測是否出錯，而且在只有1位出錯的情況下指出是哪1位出錯，從而將該位自動變反糾正。設校驗碼為N位，其中有效信息為k位，校驗位為r位，分成r組作奇偶校驗，產(chǎn)生r位檢錯信息。這r位檢錯信息構成一個指誤字，可指出2r種狀態(tài)，其中一種狀態(tài)表示無錯，剩下的2r–1種狀態(tài)可指出2r–1位中某位出錯。所以N=k+r<=2r–1例：r=3,則N=k+r<=7，所以k<=4,即4位有效信息加3位校驗位。有效信息位數(shù)與校驗位位數(shù)的關系k12~45~1112~2627~5758~120…r234567…2、分組原則

海明碼中，位號數(shù)（1，2，3，…，n）中為2的權值的那些位（1（20），2（21），4（22），…，2r-1)位，作為奇偶校驗位，記作P1，P2，…，Pr，余下的作為有效信息位。例：N=11，k=7,r=4的海明碼位數(shù)為：位號1234567891011Pi占位P1P2XP3XXXP4XXXX為有效信息，海明碼的每一位都被P1，P2，…，Pr中的一至若干位所校驗。規(guī)律：第i位由校驗位位號之和等于i的那些校驗位所校驗。如：第5位，被P1、P4校驗，第7位，被P1、P2、P4校驗。由上述規(guī)律可得下表：海明碼位號需占用的校驗位號備注1234567891011121、241、42、41、2、481、82、81、2、81=12=23=1+24=45=1+46=2+47=1+2+48=89=1+810=2+811=1+2+8校驗位位號被校驗位位號1（P1）2（P2）4（P3）8（P4）1、3、5、7、9、112、3、6、7、10、114、5、6、78、9、10、11從上表，可看到某一位是由哪幾個校驗位所校驗的，反過來，每個校驗位，都校驗著它后面的一些確定位上的有效信息，包括校驗位本身。歸納得下表：例：N=7，k=4,r=3。4位有效信息為A1A2A3A4=1010。解：1）分組，設校驗位，偶校驗1234567指誤字P1P2A1P3A2A3A4第3組√√√√G3第2組√√√√G2第1組√√√√G1正確碼1011010G3G2G1=0001位錯1011110G3G2G1=1012）編碼如下：10110103）查錯和糾錯看指誤字G3G2G1=？，如果為0，則正確，如果不為0，則其值就是出錯的位號。G3=P3⊕A2⊕A3⊕A4G3=P2⊕A1⊕A3⊕A4G3=P1⊕A1⊕A2⊕P4例：有效信息1011，求海明碼。解：0110011需寫出過程循環(huán)冗余校驗碼CRC是磁表面存儲器、網(wǎng)絡通信等串行通信中廣泛使用的校驗方法。一般是在k位有效信息后拼接r位校驗碼。規(guī)則：讓校驗碼除以某一約定的代碼，如果除得盡，則校驗碼正確，除不盡，則余數(shù)指明出錯的位置。一、模2運算模2運算是指以按位模2相加為基礎的四則運算，運算時不考慮進位和借位。1、模2加減：即按位加，可用異或邏輯實現(xiàn)。模2加與模2減的結(jié)果相同，即0+0=0，0+1=1，1+0=1，1+1=0。2、模2乘：按模2加求部分積例：1010X1011010000010101000103、模2除；按模2減求部分余數(shù)，每求一位商使部分余數(shù)減少一位。上商的原則是：當部分余數(shù)的首位為1時，商1；當部分余數(shù)的首位為0時，商0；當部分余數(shù)的位數(shù)小于除數(shù)的位數(shù)時，該余數(shù)即為最后余數(shù)。例：101//商10110000

101//部分余數(shù)首位為1

010

000//部分余數(shù)首位為0100

101//部分余數(shù)首位為101//余數(shù)二、編碼將有效信息視為數(shù)字，用多項式描述，定義有效信息為M（x），約定的除數(shù)為G（x），用來產(chǎn)生余數(shù)，G（x）又叫生成多項式，余數(shù)為R（x），就是校驗位。如：有效信息1011M（x）=x3+x+11、將M（x）左移r位，變成M（x）.xr，右邊空出r位，以便拼接r位校驗信息。即：信息碼：k位左移r位：k位r位2、用r+1位的生成多項式G（x）對M（x）.Xr作模2除，得到商Q（x）和余數(shù)R（x）。（由除法規(guī)則，要求r+1位余數(shù)，除數(shù)需要r位）所以M（x）.Xr=Q（x）.G（x）+R（x）3、上式即：M（x）.Xr-R（x）=Q（x）.G（x）M（x）.Xr+R（x）=Q（x）.G（x）//模2時加和減效果一樣。因為M（x）.Xr的后r是0，所以上式就是將M（x）與R（x）相拼接。4、在實際應用中，通常把R(x)稱為校驗碼，記CRC例：將4位有效信息1100編成循環(huán)冗余校驗碼，生成多項式為1011。解：M（x）=x3+x2即：1100，M（x）.xr=x6+x5即：1100000(r=3)G（x）=x3+x+1即：1011M（x）.xr1100000010所以：—————=———+——G（x）10111011M（x）.Xr+R（x）=1100000+010=1100010即：循環(huán)冗余校驗碼為1100010出錯模式表G（x）=1011A1A2A3A4A5A6A7余數(shù)出錯位正確1100010000無出錯11000111100000110011011010101110010100001001000100010101000111101111017654321特點：1、余數(shù)不為0，表示有錯，其值與出錯位序號一一對應。2、余數(shù)繼續(xù)除下去，將按上表循環(huán)。邏輯實現(xiàn)簡單。3、生成多項式要特別選取。例：有效信息1010，生成多項式1011，求CRC碼解：1010001需寫出過程2.技術指標道密度：（1）記錄密度（2）存儲容量位密度：單位長度內(nèi)的磁道數(shù)磁道上單位長度內(nèi)的二進制代碼數(shù)。非格式化容量：格式化容量：總位數(shù)用位密度計算。有效位數(shù)用扇區(qū)內(nèi)的數(shù)據(jù)塊長度計算。平均存取時間帶：平均等待時間盤：平均定位、平均旋轉(zhuǎn)時間衡量查找速度ms數(shù)據(jù)傳輸率衡量讀/寫速度b/s、B/s（3）速度4.3.2磁盤存儲器適用于調(diào)用較頻繁的場合，常作為主存的直接后援。磁盤磁盤控制器磁盤驅(qū)動器+接口磁盤適配器盤片、磁頭定位系統(tǒng)、傳動系統(tǒng)1.組成（1）軟盤信息分布與尋址信息1）信息分布盤片：單片，雙面記錄。磁道：盤片旋轉(zhuǎn)一周，磁頭的作用區(qū)域。扇區(qū)：磁道上長度相同的區(qū)段。存放數(shù)據(jù)塊。各道容量相同,各道位密度不同,內(nèi)圈位密度最高。非格式化容量=內(nèi)圈位密度×內(nèi)圈周長×道數(shù)/面×面數(shù)格式化容量=字節(jié)數(shù)/扇區(qū)×扇區(qū)數(shù)/道×道數(shù)/面×面數(shù)驅(qū)動器號、磁頭號、磁道號、扇區(qū)號、扇區(qū)數(shù)2）尋址信息3）、工作速度平均尋道（定位）時間約100MS（軟盤）9MS（硬盤）2、平均旋轉(zhuǎn)延遲（等待）時間約50MS，取決于轉(zhuǎn)速以1200轉(zhuǎn)/分為例1t=———秒=1/20秒=1000/20毫秒=50毫秒1200/603、數(shù)據(jù)傳輸率單位時間內(nèi)的數(shù)據(jù)讀寫量。盤組：多個盤片，雙面記錄。各記錄面上相同序號的磁道構成一圓柱面。圓柱面：扇區(qū)（定長記錄格式）（2）硬盤信息分布與尋址信息1）信息分布（柱面數(shù)=道數(shù)/面）

數(shù)據(jù)塊:記錄塊（不定長記錄格式），無扇區(qū)劃分。驅(qū)動器號、圓柱面號、磁頭號、扇區(qū)號（記錄號）、交換量。2）尋址信息選擇磁盤組選擇盤面選擇磁道選擇起始扇區(qū)扇區(qū)數(shù)例：定長記錄格式2.記錄格式（磁道格式）磁道時間磁道索引脈沖間隔扇區(qū)1扇區(qū)2扇區(qū)n間隔扇區(qū)i標志區(qū)：標志信息、CRC校驗碼數(shù)據(jù)區(qū)：標志信息、CRC、數(shù)據(jù)字段3.磁盤基本操作尋址操作尋道：磁頭徑向移動尋找扇區(qū)：盤片旋轉(zhuǎn)（1）讀/寫操作串行讀/寫DMA方式傳送（2）4.7.3廉價冗余磁盤陣列1RAID是由美國加州大學伯克利分校的D.A.Patterson教授在1988年提出的。RAID是RedundentArrayofInexpensiveDisks的縮寫，直譯為“廉價冗余磁盤陣列”，也簡稱為“磁盤陣列”。實際上，RAID技術就是利用多個硬盤的組合提供高效率及冗余的功能。RAID的優(yōu)點1、傳輸速度高2、容錯3、價格低4.7.3廉價冗余磁盤陣列2RAID的級別1、RAID0RAID0需要至少兩個硬盤，是沒有任何保護的，它只是將兩個或多個相同型號及容量的硬盤組合起來，而當系統(tǒng)提取數(shù)據(jù)時，它可以同時由所有硬盤（同一個陣列里）讀出數(shù)據(jù)，速度會比一個硬盤快得多。而亦因為它沒有任何的數(shù)據(jù)保護，只要其中一只硬盤出事，所有數(shù)據(jù)便會被破壞。所以RAID0通常應用在一些非重要資料上，如影像擷取。磁盤陣列的總?cè)萘繛楦鱾€硬盤容量之和。4.7.3廉價冗余磁盤陣列32、RAID1這個級別由兩個（只有兩個）硬盤組成，亦可稱為鏡像（Mirroring）。每一個資料均會相同的寫在兩個硬盤上，鏡像就是因為兩個硬盤的內(nèi)容將會一模一樣，但對于系統(tǒng)來說都只會見到一個硬盤。當然，資料寫入的時間可以會長一點，但讀則沒有影響，因為兩個硬盤是可以同時讀取資料的。磁盤陣列的總?cè)萘繛槠渲幸粔K硬盤的容量。4.7.3廉價冗余磁盤陣列43、RAID2RAID2又叫糾錯海明碼磁盤陣列。磁盤陣列中的第一個、第二個、第四個……第2n個硬盤是專門的校驗盤，用于校驗和糾錯，例如七個硬盤的RAID2，第一、二、四個硬盤是校驗盤，其余的用于存放數(shù)據(jù)。使用的硬盤越多，校驗盤在其中占的百分比越少。RAID2對大數(shù)據(jù)量的輸入輸出有很高的性能，但少量數(shù)據(jù)的輸入輸出時性能不好。RAID2很少實際使用。4.7.3廉價冗余磁盤陣列54、RAID3這個級別需要至少三個硬盤。數(shù)據(jù)會被分割成相同大小的基帶條（stripe）并存放于不同的硬盤上。其中的一個硬盤將會被指定為用來儲存校驗值，這個校驗值是RAID卡根據(jù)前面硬盤中存放的數(shù)據(jù)而運算出來，這樣當其中一個硬盤有問題時，用戶可以更換硬盤，RAID卡便會根據(jù)其他數(shù)據(jù)重構并存放在新硬盤里。RAID3可以提供高速數(shù)據(jù)讀取，但只針對單用戶模式；如果多人同時讀取資料，RAID3不是理想選擇。它更適用于I/O傳輸，而不是大文件傳輸。因為提供奇偶校驗的磁盤常成為瓶頸，所以在沒有相應技術的情況下，如回寫高速緩存技術，不常使用。如果組成磁盤陣列的硬盤相同，磁盤陣列的總?cè)萘繛楦鱾€硬盤容量之和減去一塊硬盤的容量。4.7.3廉價冗余磁盤陣列65、RAID5這個級別也是需要至少三個硬盤。數(shù)據(jù)會分割跟RAID3一樣，但并不會有一個特定的硬盤將來儲存校驗值，所有數(shù)據(jù)及校驗值都會分布在所有硬盤上。RAID5消除了RAID3在寫數(shù)據(jù)上的瓶頸，可以提供高速數(shù)據(jù)讀取并針對多用戶模式，RAID5所提供的功能及表現(xiàn)是有RAID級別之中最好的。RAID5常使用緩沖技術來降低性能的不對稱性。與RAID3一樣，如果組成磁盤陣列的硬盤相同，磁盤陣列的總?cè)萘恳矠楦鱾€硬盤容量之和減去一塊硬盤的容量。RAID5級以合理的價位提供了最佳的性能和數(shù)據(jù)安全性，因此目前它很受歡迎。4.7.3廉價冗余磁盤陣列66、RAID6這個級別需要至少五個硬盤。見參考資料4.7.4SCSI接口1SCSI就是指SmallComputerSystemInterface(小型計算機系統(tǒng)接口)，它最早研制于1979，原是為小型機研制出的一種接口技術，但隨著電腦技術的發(fā)展，現(xiàn)在它被完全移植到了普通PC上?，F(xiàn)在的SCSI可以劃分為SCSI-1和SCSI-2(SCSIWide與SCSIWindFast)，最新的為SCSI-3，不過SCSI-2是目前最流行的SCSI版本。SCSI廣泛應用于如：硬盤、光驅(qū)、ZIP、MO、掃描儀、磁帶機、JAZ、打印機、光盤刻錄機等設備上。它的優(yōu)點非常多主要表現(xiàn)為以下幾點：1、適應面廣，擴展性強2、多任務3、寬帶寬（160MB/s）4、少CPU占用率4.7.4SCSI接口2發(fā)展：1、SCSI-1—最早SCSI是于1979年由美國的Shugart公司（Seagate希捷公司的前身）制訂的，并于1986年獲得了ANSI（美國標準協(xié)會）承認的SASI(ShugartAssociatesSystemInterface施加特聯(lián)合系統(tǒng)接口)，這就是我們現(xiàn)在所指的SCSI-1，它的特點是，支持同步和異步SCSI外圍設備；支持7臺8位的外圍設備最大數(shù)據(jù)傳輸速度為5MB/S；支持WORM外圍設備。4.7.4SCSI接口32、SCSI-2—90年代初（具體是1992年），SCSI發(fā)展到了SCSI-2，當時的SCSI-2產(chǎn)品（通稱為FastSCSI）是能過提高同步傳輸時的頻率使數(shù)據(jù)傳輸率提高為10MB/S,原本為8位的并行數(shù)據(jù)傳輸稱為：NarrowSCSI；后來出現(xiàn)了16位的并行數(shù)據(jù)傳輸?shù)腤ideSCSI,將其數(shù)據(jù)傳輸率提高到了20MB/S。3、SCSI-3—1995年推出了SCSI-3，其俗稱UltraSCSI，全稱為SCSI-3Fast-20ParallelInterface（數(shù)據(jù)傳輸率為20M/S）它采用了同步傳輸時鐘頻率提高到20MHZ以提高數(shù)據(jù)傳輸?shù)募夹g，因此使用了16位傳輸?shù)腤ide模式時，數(shù)據(jù)傳輸即可達到40MB/s。其允許接口電纜的最大長度為1.5米。4.7.4SCSI接口44、1997年推出了Ultra2SCSI(Fast-40)，其采用了LVD（LowVoltageDifferential，低電平微分）傳輸模式，16位的Ultra2SCSI(LVD)接口的最高傳輸速率可達80MB/S,允許接口電纜的最長為12米，大大增加了設備的靈活性。5、1998年9月更高的數(shù)據(jù)傳輸率的Ultra160/mSCSI(Wide下的Fast-80)規(guī)格正式公布，其最高數(shù)據(jù)傳輸率為160MB/s，這給電腦帶來更高的系統(tǒng)性能。存儲體系局部性原則（時間局部性，空間局部性）、時間局部性：如果一個存儲項被訪問，可能會被很快再次訪問到空間局部性：如果一個存儲項被訪問，該項及其相鄰的項可能馬上被訪問到。設計目標1、存儲體系和處理器速度的匹配。2、考慮速度，容量和價格層次化存儲系統(tǒng)的構成高速緩沖存儲器高速緩沖存儲器是在CPU的通用寄存器和主存之間的子系統(tǒng)Cache用來存放當前最活躍的程序和數(shù)據(jù)，作為主存某些局部區(qū)域的副本。Cache的工作原理和結(jié)構CPU訪問主存時，由硬件控制，先訪問Cache，如果在Cache中找到數(shù)據(jù)（稱為命中），即可高速讀取，如果沒有找到（稱為未命中），仍需到內(nèi)存讀取。Cache儲存器的基本結(jié)構1）地址映象將主存和Cache的存儲空間劃分為若干同樣大小的頁（也叫塊）。如1MB主存，劃分為2048頁，每頁512B，Cache容量8KB，劃分為16頁，每頁512B。Cache儲存器1）直接映象映象函數(shù)為：j=imod2n

j為Cache塊地址，i為主存塊地址，2n為Cache頁數(shù)見書P220優(yōu)點：地址變換簡單缺點：Cache地址與主存地址對應關系較死，有浪費。Cache儲存器2）全相聯(lián)映象允許主存的每一塊信息可以存到Cache的任何一個塊空間，也可用替換算法從被占滿Cache中替換掉任何一塊信息。見書P221優(yōu)點：靈活缺點：速度慢，有可能要與所有標記全部比較，才能確定命中否。成本高Cache儲存器3）組相聯(lián)映象1存儲空間的頁面分組，組間直接映象，組內(nèi)全相聯(lián)映象映象規(guī)律：1）Cache組號=內(nèi)存頁號modCache組數(shù)2）Cache組內(nèi)全相聯(lián)3）組相聯(lián)映象2標記0頁標記1頁標記2頁