第四章存儲(chǔ)系統(tǒng)

第四章存儲(chǔ)子系統(tǒng)本章需解決的主要問(wèn)題：（1）存儲(chǔ)器如何存儲(chǔ)信息？（2）在實(shí)際應(yīng)用中如何用存儲(chǔ)芯片組成具有一定容量的存儲(chǔ)器？第一節(jié)概述存儲(chǔ)器的分類(lèi)情況1.按存儲(chǔ)器在系統(tǒng)中的作用分類(lèi)（1）主存（內(nèi)存）主要存放CPU當(dāng)前使用的程序和數(shù)據(jù)。速度快容量有限（2）輔存（外存）存放大量的后備程序和數(shù)據(jù)。速度較慢容量大（3）高速緩存存放CPU在當(dāng)前一小段時(shí)間內(nèi)多次使用的程序和數(shù)據(jù)。速度很快容量小CPUCache主存外存2.按存儲(chǔ)介質(zhì)分類(lèi)（1）半導(dǎo)體存儲(chǔ)器利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息（動(dòng)態(tài)存儲(chǔ)器除外）信息易失速度快，非破壞性讀出（單管動(dòng)態(tài)存儲(chǔ)器除外）（只讀存儲(chǔ)器除外）作主存、高速緩存。容量大，長(zhǎng)期保存信息，（3）光盤(pán)存儲(chǔ)器利用磁層上不同方向的磁化區(qū)域表示信息。速度慢。非破壞性讀出，作外存。（2）磁表面存儲(chǔ)器速度慢。利用光斑的有無(wú)表示信息。容量很大，非破壞性讀出，長(zhǎng)期保存信息，作外存。3.按存取方式分類(lèi)隨機(jī)存?。嚎砂吹刂吩L問(wèn)存儲(chǔ)器中的任一單元，（1）隨機(jī)存取存儲(chǔ)器訪問(wèn)時(shí)間與單元地址無(wú)關(guān)。RAM：存取周期或讀/寫(xiě)周期固存：（ns）可讀可寫(xiě)ROM：只讀不寫(xiě)PROM：用戶(hù)不能編程用戶(hù)可一次編程EPROM：用戶(hù)可多次編程（紫外線擦除）EEPROM：用戶(hù)可多次編程（電擦除）速度指標(biāo)：作主存、高速緩存。FlashMemory（2）順序存取存儲(chǔ)器（SAM）訪問(wèn)時(shí)讀/寫(xiě)部件按順序查找目標(biāo)地址，訪問(wèn)時(shí)間與數(shù)據(jù)位置有關(guān)。等待操作平均等待時(shí)間讀/寫(xiě)操作兩步操作速度指標(biāo)（ms）數(shù)據(jù)傳輸率（字節(jié)/秒）（3）直接存取存儲(chǔ)器（DAM）訪問(wèn)時(shí)讀/寫(xiě)部件先直接指向一個(gè)小區(qū)域，再在該區(qū)域內(nèi)順序查找。訪問(wèn)時(shí)間與數(shù)據(jù)位置有關(guān)。三步操作定位（尋道）操作等待（旋轉(zhuǎn)）操作讀/寫(xiě)操作速度指標(biāo)平均定位（平均尋道）時(shí)間平均等待（平均旋轉(zhuǎn)）時(shí)間數(shù)據(jù)傳輸率（ms）（ms）（位/秒）第二節(jié)半導(dǎo)體存儲(chǔ)器工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)MOS動(dòng)態(tài)MOS（靜態(tài)MOS除外）存儲(chǔ)信息原理靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM（雙極型、靜態(tài)MOS型）依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。（動(dòng)態(tài)MOS型）依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。4.2.1靜態(tài)MOS存儲(chǔ)單元與存儲(chǔ)芯片1.六管單元（1）組成T1、T3：MOS反相器觸發(fā)器T2、T4：MOS反相器T5、T6：控制門(mén)管Z：字線，選擇存儲(chǔ)單元位線，完成讀/寫(xiě)操作W、W：VccT3T1T4T2T5T6ZWW（2）定義“0”：T1導(dǎo)通，T2截止；“1”：T1截止，T2導(dǎo)通。VccT3T1T4T2T5T6ZWW（3）工作T5、T6Z：加高電平，高、低電平，寫(xiě)1/0。VccT3T1T4T2T5T6ZWW導(dǎo)通，選中該單元。寫(xiě)入：在W、W上分別加讀出：根據(jù)W、W上有無(wú)電流，讀1/0。VccT3T1T4T2T5T6ZWW（4）保持只要電源正常，保證向?qū)ü芴峁╇娏鳎隳芫S持一管導(dǎo)通，另一管截止的狀態(tài)不變，∴稱(chēng)靜態(tài)。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。靜態(tài)單元是非破壞性讀出，讀出后不需重寫(xiě)。地址端：2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫(xiě)使能WE=0寫(xiě)=1讀電源、地2.存儲(chǔ)芯片例.SRAM芯片2114（1K×4位）外特性：4.2.2動(dòng)態(tài)MOS存儲(chǔ)單元與存儲(chǔ)芯片1.四管單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門(mén)管Z：字線位線W、W：T1T2T3T4ZWWC1C2T1T2T3T4ZWWC1C2（2）定義“0”：T1導(dǎo)通，T2截止“1”：T1截止，T2導(dǎo)通（C1有電荷，C2無(wú)電荷）；（C1無(wú)電荷，C2有電荷）。T1T2T3T4ZWWC1C2（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。寫(xiě)入：在W、W上分別加高、低電平，寫(xiě)1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無(wú)電流，高電平，斷開(kāi)充電回路，讀1/0。（4）保持T1T2T3T4ZWWC1C2Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），∴稱(chēng)動(dòng)態(tài)。四管單元是非破壞性讀出，讀出過(guò)程即實(shí)現(xiàn)刷新。2.單管單元（1）組成C：記憶單元CWZTT：控制門(mén)管Z：字線W：位線（2）定義“0”：C無(wú)電荷，電平V0（低）“1”：C有電荷，電平V1（高）（4）保持寫(xiě)入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫(xiě)1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開(kāi)充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫(xiě)。CWZT（3）工作Z加高電平，T導(dǎo)通，3.存儲(chǔ)芯片外特性：例.DRAM芯片2164（64K×1位）2164（64K×1）18916GNDCASDoA6A3A4A5A7空閑/刷新DiWERASA0A2A1Vcc地址端：A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫(xiě)使能WE=0寫(xiě)=1讀電源、地分時(shí)復(fù)用，提供16位地址。Do（出）行地址選通RAS:列地址選通CAS:=0時(shí)A7～A0為行地址高8位地址=0時(shí)A7～A0為列地址低8位地址1腳未用，或在新型號(hào)中用于片內(nèi)自動(dòng)刷新。DRAM上節(jié)課回顧：相關(guān)芯片SRAMROM123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND21141Kx412345678161514131211109GNDCASDoutA6A3A4A5A7NCDinWERASA0A2A1Vcc216464Kx1A7A6A5A4A3A2A1A0O0O1O2GND123456789101112242322212019181716151413VccA8A9VppCSA10PD/PGMO7O6O5O4O327162Kx8本節(jié)課主要內(nèi)容：主存的組織現(xiàn)在商品化的最大容量的內(nèi)存條是多大的？4G動(dòng)態(tài)M的刷新4.3主存的組織（本節(jié)內(nèi)容參考Intel、Hynix公司技術(shù)白皮書(shū)，電子工業(yè)出版社《計(jì)算機(jī)組成原理》）主存的校驗(yàn)M的邏輯設(shè)計(jì)與CPU的連接芯片類(lèi)型選擇4.3.1主存儲(chǔ)器設(shè)計(jì)的原則地址分配和片選譯碼驅(qū)動(dòng)能力與CPU的時(shí)序配合行選列選信號(hào)的產(chǎn)生4.3.2半導(dǎo)體存儲(chǔ)器邏輯設(shè)計(jì)主要考慮：芯片的選用、地址分配與片選邏輯、信號(hào)線的連接等。設(shè)計(jì)步驟：確定芯片數(shù)量確定地址線和數(shù)據(jù)線數(shù)量確定片選邏輯畫(huà)出邏輯圖8088和相關(guān)內(nèi)存芯片引腳123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND21141Kx412345678161514131211109GNDCASDoutA6A3A4A5A7NCDinWERASA0A2A1Vcc216464Kx1A7A6A5A4A3A2A1A0O0O1O2GND123456789101112242322212019181716151413VccA8A9VppCSA10PD/PGMO7O6O5O4O327162Kx8INTELCPU連接參考1、位擴(kuò)展方式（位并聯(lián)方式）當(dāng)主存儲(chǔ)器的字?jǐn)?shù)與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)相同而位數(shù)不同時(shí)，采用位擴(kuò)展方式各芯片的數(shù)據(jù)輸入/輸出線相拼接，編址空間相同的芯片，地址線與片選信號(hào)相同，各芯片可公用。解：1）芯片數(shù)量=64Kx4/64Kx1=4片2）地址線16根A0-A15，數(shù)據(jù)線需將芯片的數(shù)據(jù)線從1根擴(kuò)展到4根3）片選4）邏輯圖例：主存容量64Kx4，可選芯片為芯片64Kx1CPU64Kx164Kx164Kx164Kx1A0A15D3D2D1D0片選CS接地或M/IOWED3D2D1D02、字?jǐn)U展方式（字串聯(lián)方式）當(dāng)主存儲(chǔ)器的字長(zhǎng)與單個(gè)存儲(chǔ)芯片的字長(zhǎng)相同而字?jǐn)?shù)不同時(shí)，采用字?jǐn)U展方式例：主存容量64Kx8，可選芯片芯片8Kx8解：1）芯片數(shù)量=（64Kx8）/（8Kx8）=8片2）地址分配和片選邏輯每個(gè)芯片地址線只有13根（A12~A0)，CPU輸出有16根（A15~A0)，（A12~A0)直接相連，（A15~A13)；連3-8譯碼器輸入端，譯碼器輸出端連到8個(gè)芯片3）邏輯圖CPUA0A15D7D1D08Kx8A14A13A128Kx88Kx88Kx88Kx88Kx88Kx88Kx83/8譯碼器D7D1D0WE111110000001010011100101CSCSMREQ補(bǔ)充：741383-8譯碼器1譯碼器的任務(wù)是把二進(jìn)制碼轉(zhuǎn)換成輸出端的高（低）電位。VccY0Y1Y2Y3Y4Y5Y6ABCG2AG2BG1Y7GND1234567816151413121110974138補(bǔ)充：741383-8譯碼器2輸出11111111111111111111111011111101111110111111011111101111110111111011111101111111XXXXXX0000010100111001011101111X00000000X011111111Y7Y6Y5Y4Y3Y2Y1Y0CBAG2A+G2BG1輸入門(mén)控補(bǔ)充：訪存地址的譯碼方式1全譯碼方式地址唯一CPUA0A12D0~D3A11A10A9G2AG2B3/8譯碼器D4~D7A15A14A13補(bǔ)充：訪存地址的譯碼方式2CPUA0A12D0~D3A11A10A9G2AG2B3/8譯碼器D4~D7A15A14A13部分譯碼方式地址不唯一例1.用2114（1K×4）SRAM芯片組成容量為4K×8的存儲(chǔ)器。地址總線A15～A0（低）,雙向數(shù)據(jù)總線D7～D0（低）,讀/寫(xiě)信號(hào)線R/W。給出芯片地址分配與片選邏輯,并畫(huà)出M框圖。解：1.計(jì)算芯片數(shù)用目標(biāo)指標(biāo)/可用芯片指標(biāo)（4K×8）/（1K×4）

=8片3、字位同時(shí)擴(kuò)展方式2.計(jì)算地址線和數(shù)據(jù)線數(shù)量可用芯片：地址線：A0-A9共10根數(shù)據(jù)線：D0-D3共4根目標(biāo)存儲(chǔ)器：地址線：A0-A11共12根數(shù)據(jù)線：D0-D7共8根存儲(chǔ)器尋址邏輯3.地址分配與片選邏輯芯片內(nèi)的尋址系統(tǒng)(二級(jí)譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲(chǔ)空間分配：4KB存儲(chǔ)器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：A11～A04KBA15…A12A11A10A9……A0000

……

0任意值001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1片選芯片地址低位地址分配給芯片，高位地址形成片選邏輯。芯片芯片地址片選信號(hào)片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A104.連接方式（1）擴(kuò)展位數(shù)4

1K×4

1K×4410

1K×4

1K×4410

1K×4

1K×44104

1K×4

1K×441044A9~A0D7~D4D3~D044R/WA11A10CS3（2）擴(kuò)展單元數(shù)（4）連接控制線（3）形成片選邏輯電路MREQA11A10CS0A11A10CS1A11A10CS241K×4

1K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3MREQA11A10CS0A11A10CS1A11A10CS2例：往內(nèi)存0000100000000000寫(xiě)入10100101，該如何控制并選中哪個(gè)芯片的哪個(gè)單元？1010100101字?jǐn)U展上節(jié)課回顧：主存的組織位擴(kuò)展字位同時(shí)擴(kuò)展1kx4->4kx8本節(jié)課內(nèi)容：（參考Intel、Hynix公司技術(shù)白皮書(shū)，電子工業(yè)出版社《計(jì)算機(jī)組成原理》）主存組織進(jìn)階動(dòng)態(tài)M的刷新主存的校驗(yàn)與CPU的連接例：用2Kx8的ROM芯片和2114芯片組成一個(gè)8Kx8的存儲(chǔ)器，其中RAM占6K（0000H~17FFH），ROM占2K（1800H~1FFFH）。WECPUA0A12D0~D3A11A10A93/8譯碼器111110第1組第2組101CS211421142114211421142114第6組001000ROMD4~D7？例：用16Mx8的RAM芯片HY57V28820HC(L)T組成一個(gè)128Mx8的存儲(chǔ)器。CPUA0A2616Mx8A25A24A2316Mx816Mx816Mx816Mx816Mx816Mx816Mx83/8譯碼器D7D1D0WE111110000001010011100101CSCSMREQHY57V28820HC(L)TFUNCTIONALBLOCKDIAGRAMCL(CASLatency)TimeofRAStoCASDelayRASActiveTimeRASCycleTimeAccessTimeRASPrechargeTimeData-OutHoldTimeHY57V28820HC(L)CHARACTERISTICS時(shí)間內(nèi)存延遲時(shí)間有個(gè)專(zhuān)門(mén)的術(shù)語(yǔ)叫“Latency”。內(nèi)存工作時(shí)，在要讀取或?qū)懭肽硵?shù)據(jù)，內(nèi)存控制芯片會(huì)先把數(shù)據(jù)的列地址傳送過(guò)去，這個(gè)RAS信號(hào)（Row

Address

Strobe，行地址信號(hào)）就被激活，而在轉(zhuǎn)化到行數(shù)據(jù)前，需要經(jīng)過(guò)幾個(gè)執(zhí)行周期，然后接下來(lái)CAS信號(hào)（Column

Address

Strobe，列地址信號(hào)）被激活。在RAS信號(hào)和CAS信號(hào)之間的幾個(gè)執(zhí)行周期就是RAS-to-CAS延遲時(shí)間。在CAS信號(hào)被執(zhí)行之后同樣也需要幾個(gè)執(zhí)行周期,即CASLatency(CL)此執(zhí)行周期在使用標(biāo)準(zhǔn)PC133的SDRAM大約是2到3個(gè)周期；而DDR

RAM則是4到5個(gè)周期。在DDR中，真正的CAS延遲時(shí)間則是2到2.5個(gè)執(zhí)行周期。RAS-to-CAS的時(shí)間則視技術(shù)而定，大約是5到7個(gè)周期，這也是延遲的基本因素。CL設(shè)置較低的內(nèi)存具備更高的優(yōu)勢(shì)，這可以從總的延遲時(shí)間來(lái)表現(xiàn)。內(nèi)存總的延遲時(shí)間有一個(gè)計(jì)算公式，總延遲時(shí)間=系統(tǒng)時(shí)鐘周期×CL模式數(shù)+存取時(shí)間（tAC）。首先來(lái)了解一下存取時(shí)間（tAC）的概念，tAC是Access

Time

from

CLK的縮寫(xiě)，是指最大CAS延遲時(shí)的最大數(shù)輸入時(shí)鐘，是以納秒為單位的，與內(nèi)存時(shí)鐘周期是完全不同的概念，雖然都是以納秒為單位。存取時(shí)間（tAC）代表著讀取、寫(xiě)入的時(shí)間，而時(shí)鐘頻率則代表內(nèi)存的速度。

舉個(gè)例子來(lái)計(jì)算一下總延遲時(shí)間:比如一條DDR333內(nèi)存其存取時(shí)間為6ns，其內(nèi)存時(shí)鐘周期為6ns（DDR內(nèi)存時(shí)鐘周期＝1X2/內(nèi)存頻率，DDR333內(nèi)存頻率為333，則可計(jì)算出其時(shí)鐘周期為6ns）。我們?cè)谥靼宓腂IOS中將其CL設(shè)置為2.5，則總的延遲時(shí)間＝6ns

X2.5＋6ns＝21ns，而如果CL設(shè)置為2，那么總的延遲時(shí)間＝6ns

X2＋6ns＝18

ns，就減少了3ns的時(shí)間。設(shè)CPU共有16根地址線和8根數(shù)據(jù)線，并用作訪存控制信號(hào)，作讀寫(xiě)命令信號(hào)(高電平讀，低電平寫(xiě))。設(shè)計(jì)一個(gè)容量為32KB，地址范圍為0000H~7FFFH，且采用低位交叉編址的四體并行存儲(chǔ)器。要求：(1)采用下圖所列8KX8芯片，詳細(xì)畫(huà)出CPU和存儲(chǔ)芯片的連接圖。(2)指出結(jié)果中每個(gè)存儲(chǔ)芯片的容量及地址范圍(用十六進(jìn)制表示)。例：答：32KB四體結(jié)構(gòu)的存儲(chǔ)器可由4片8K×8位存儲(chǔ)芯片組成，由于采用低位交叉編址，因此需用末兩位地址A1、A0控制片選信號(hào)，用13根地址線A14～A2與存儲(chǔ)芯片的地址線相連。滿足地址范圍為0000H～7FFFH的存儲(chǔ)器與CPU的連接圖如圖所示，圖中每片存儲(chǔ)芯片的地址范圍是：第0片0，4，......，7FFCH第1片1，5，......，7FFDH第2片2，6，......，7FFEH第3片3，7，......，7FFFH4.3.3主存與CPU、系統(tǒng)總線的連接系統(tǒng)模式1）最小系統(tǒng)模式2）較大系統(tǒng)模式3）專(zhuān)用存儲(chǔ)總線模式速度匹配與時(shí)序控制CPU操作和訪存操作的時(shí)鐘周期數(shù)據(jù)通路匹配主存相關(guān)控制信號(hào)4.3.4主存芯片技術(shù)同步突發(fā)靜態(tài)隨機(jī)存儲(chǔ)器SBSRAM多端口SRAM先進(jìn)先出存儲(chǔ)器FIFO擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器EDODRAM同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器SDRAM4.3.5動(dòng)態(tài)存儲(chǔ)器的刷新1.刷新定義和原因定義：刷新。動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。定期向電容補(bǔ)充電荷原因：注意刷新與重寫(xiě)的區(qū)別。破壞性讀出后重寫(xiě)，以恢復(fù)原來(lái)的信息。2.最大刷新間隔在此期間，必須對(duì)所有動(dòng)態(tài)單元刷新一遍。非破壞性讀出的動(dòng)態(tài)M，需補(bǔ)充電荷以保持原來(lái)的信息。2ms3.刷新方法按行讀。刷新一行所用的時(shí)間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對(duì)主存的訪問(wèn)由CPU提供行、列地址，隨機(jī)訪問(wèn)。CPU訪存：動(dòng)態(tài)芯片刷新：由刷新地址計(jì)數(shù)器提供行地址，定時(shí)刷新。2ms內(nèi)集中安排所有刷新周期。4.刷新周期的安排方式死區(qū)用在實(shí)時(shí)要求不高的場(chǎng)合。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。2ms（3）異步刷新例:各刷新周期分散安排在2ms內(nèi)。用在大多數(shù)計(jì)算機(jī)中。每隔一段時(shí)間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請(qǐng)求，刷新一行；2毫秒內(nèi)刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請(qǐng)求刷新請(qǐng)求（DMA請(qǐng)求）（DMA請(qǐng)求）數(shù)據(jù)校驗(yàn)碼是一種有發(fā)現(xiàn)某些錯(cuò)誤或有自動(dòng)糾錯(cuò)能力的數(shù)據(jù)編碼方法。碼距：是指任意兩個(gè)合法碼之間不同二進(jìn)制位的最小個(gè)數(shù)。如僅有一位不同，則碼距為1。

例：如果用4位二進(jìn)制表示16種狀態(tài)，則16種編碼都用到了，此時(shí)碼距為1，即任何一個(gè)狀態(tài)的4位碼中的1位或幾位出錯(cuò)，都會(huì)變成另外一個(gè)合法碼，此時(shí)無(wú)查錯(cuò)能力。如果用如下編碼表示0-7，即0000，0011，0101，0110，1001，1010，1100，1111，則碼距為2，若1位出錯(cuò)，則變成非法碼，可以查出。4.3.6主存儲(chǔ)器的校驗(yàn)奇偶校驗(yàn)碼是主存采用的一種最簡(jiǎn)單的行之有效的方法。1）構(gòu)成法則：在數(shù)據(jù)碼的右邊再加上1位奇偶校驗(yàn)位，若是奇校驗(yàn)，就把該編碼中1的個(gè)數(shù)湊成奇數(shù)，若是偶校驗(yàn)，就把該編碼中1的個(gè)數(shù)湊成偶數(shù)。

2）特點(diǎn)在有效信息后加1位校驗(yàn)位，組成校驗(yàn)碼碼距為2，能查出代碼信息有奇數(shù)位出錯(cuò)，但不能確定是哪一位出錯(cuò)。例：有效信息10110001奇校驗(yàn)碼101100011

//1的個(gè)數(shù)為奇數(shù)

偶校驗(yàn)碼101100010

//1的個(gè)數(shù)為偶數(shù)

校驗(yàn)碼包含有效信息和校驗(yàn)位奇偶校驗(yàn)邏輯主要采用異或門(mén)校驗(yàn)碼的生成和檢錯(cuò)。偶校驗(yàn)邏輯圖

偶形成偶校錯(cuò):0表示無(wú)錯(cuò)⊕⊕⊕⊕⊕D7D6D5D4D3D2D1D0校驗(yàn)位

⊕⊕⊕偶校驗(yàn)舉例

⊕⊕⊕⊕⊕偶形成偶校錯(cuò):0表示無(wú)錯(cuò)D7D6D5D4D3D2D1D0校驗(yàn)位111001110⊕⊕⊕⊕⊕⊕⊕⊕D7D6D5D4D3D2D1D0校驗(yàn)位⊕⊕⊕1010000100001第四節(jié)磁表面存儲(chǔ)器4.4.1存儲(chǔ)原理與技術(shù)指標(biāo)1.讀寫(xiě)原理存儲(chǔ)介質(zhì)：磁層讀/寫(xiě)部件：磁頭（1）寫(xiě)入在磁頭線圈中加入磁化電流（寫(xiě)電流），并使磁層移動(dòng)，在磁層上形成連續(xù)的小段磁化區(qū)域（位單元）。（2）讀出磁頭線圈中不加電流，磁層移動(dòng)。當(dāng)位單元的轉(zhuǎn)變區(qū)經(jīng)過(guò)磁頭下方時(shí)，在線圈兩端產(chǎn)生感應(yīng)電勢(shì)。讀出信號(hào)磁通變化的區(qū)域磁表面存儲(chǔ)器特點(diǎn)：1）記錄信息可以長(zhǎng)期保存，具有非易失性。2）非破壞性讀出。3）記錄介質(zhì)可以重復(fù)使用4）由于是連續(xù)記錄，所以基本上是順序存取方式，不能象RAM那樣隨機(jī)讀寫(xiě)。5）由于是連續(xù)記錄,需要比較復(fù)雜的尋址定位系統(tǒng)6）由于在相對(duì)運(yùn)動(dòng)中進(jìn)行讀寫(xiě)，可靠性較低，需要比較復(fù)雜的校驗(yàn)技術(shù)。4.4.3磁記錄編碼方式1磁記錄方式就是采用某種變換規(guī)律，將一串二進(jìn)制代碼序列轉(zhuǎn)換成記錄磁層中相應(yīng)的磁化狀態(tài)。實(shí)際上就是如何按照寫(xiě)入代碼序列形成相應(yīng)的寫(xiě)入電流波形。觀念的變化：靜態(tài)的：兩種相反狀態(tài)表示0/1動(dòng)態(tài)的：變與不變，變化相位不同，變化頻率不同一個(gè)位單元對(duì)應(yīng)一位代碼發(fā)展到一串位單元對(duì)應(yīng)一串代碼序列1、歸零制（RZ）寫(xiě)0時(shí)，發(fā)-I電流脈沖，然后回零（I=0）寫(xiě)1時(shí)，發(fā)+I電流脈沖，然后回零（I=0）缺點(diǎn)：歸零是不必要的2、不歸零制（NRZ）寫(xiě)0時(shí)維持-I不變，不歸零寫(xiě)1時(shí)維持+I不變，不歸零缺點(diǎn)：一串0或1不易分辨?zhèn)€數(shù)3、不歸零1制（NRZ1）寫(xiě)入規(guī)律：見(jiàn)1就翻見(jiàn)下圖寫(xiě)電流波形寫(xiě)0時(shí)，寫(xiě)入電流維持原方向不變（-I或+I）寫(xiě)1時(shí)，寫(xiě)入電流方向翻轉(zhuǎn)（-I+I或+I-I）001101+I-II缺點(diǎn)：沒(méi)有自同步能力優(yōu)點(diǎn)：轉(zhuǎn)變區(qū)少，密度高4、調(diào)相制（PM）寫(xiě)入規(guī)律：寫(xiě)0，在位單元中間位置讓寫(xiě)入電流負(fù)跳變（+I-I）寫(xiě)1，在位單元中間位置讓寫(xiě)入電流正跳變（-I+I）001101I優(yōu)點(diǎn)：有自同步能力，密度高，用于磁帶機(jī)5、調(diào)頻制（FM）寫(xiě)入規(guī)律：在每個(gè)位單元開(kāi)始時(shí)，寫(xiě)入電流都改變1次方向，留下1個(gè)轉(zhuǎn)變區(qū)，作本位同步信號(hào)；寫(xiě)0，位單元中間不變寫(xiě)1，在位單元中間位置讓寫(xiě)入電流改變方向001101I優(yōu)點(diǎn)：有自同步能力，密度高，用于早期磁盤(pán)+I-I6、改進(jìn)的調(diào)頻制（MFM，M2F）寫(xiě)入規(guī)律：寫(xiě)一個(gè)0時(shí)，位單元中間不變，寫(xiě)入兩個(gè)以上0時(shí)，在它們交界處改變寫(xiě)入電流方向?qū)?，在位單元中間位置讓寫(xiě)入電流改變方向，將位單元交界處的轉(zhuǎn)變區(qū)省去001101I優(yōu)點(diǎn)：有自同步能力，密度更高，用于軟盤(pán)和小容量硬盤(pán)7、群碼制（GCR）基本方法：將4位一組的數(shù)據(jù)碼，整體轉(zhuǎn)換為5位一組的記錄碼，在數(shù)據(jù)碼中，連續(xù)0的個(gè)數(shù)不受限制，但在轉(zhuǎn)換后的記錄碼中，連續(xù)0的個(gè)數(shù)不超過(guò)兩個(gè)；轉(zhuǎn)換后的記錄碼按NRZ1制寫(xiě)入磁帶。轉(zhuǎn)換規(guī)律見(jiàn)P224優(yōu)點(diǎn)：克服了NRZ1制的缺點(diǎn)，用于數(shù)據(jù)流磁帶機(jī)例：畫(huà)出1100101的各種寫(xiě)入電流波形1100101不歸零1II調(diào)相制II調(diào)頻制改進(jìn)調(diào)頻制4.4.4海明校驗(yàn)1、什么是海明校驗(yàn)？海明校驗(yàn)實(shí)質(zhì)上是一種多重奇偶校驗(yàn)，即將代碼按一定規(guī)律組織為若干小組，分組進(jìn)行奇偶校驗(yàn)，各組的檢錯(cuò)信息組成一個(gè)指誤字，不僅能檢測(cè)是否出錯(cuò)，而且在只有1位出錯(cuò)的情況下指出是哪1位出錯(cuò)，從而將該位自動(dòng)變反糾正。設(shè)校驗(yàn)碼為N位，其中有效信息為k位，校驗(yàn)位為r位，分成r組作奇偶校驗(yàn)，產(chǎn)生r位檢錯(cuò)信息。這r位檢錯(cuò)信息構(gòu)成一個(gè)指誤字，可指出2r種狀態(tài)，其中一種狀態(tài)表示無(wú)錯(cuò)，剩下的2r–1種狀態(tài)可指出2r–1位中某位出錯(cuò)。所以N=k+r<=2r–1例：r=3,則N=k+r<=7，所以k<=4,即4位有效信息加3位校驗(yàn)位。有效信息位數(shù)與校驗(yàn)位位數(shù)的關(guān)系k12~45~1112~2627~5758~120…r234567…2、分組原則

海明碼中，位號(hào)數(shù)（1，2，3，…，n）中為2的權(quán)值的那些位（1（20），2（21），4（22），…，2r-1)位，作為奇偶校驗(yàn)位，記作P1，P2，…，Pr，余下的作為有效信息位。例：N=11，k=7,r=4的海明碼位數(shù)為：位號(hào)1234567891011Pi占位P1P2XP3XXXP4XXXX為有效信息，海明碼的每一位都被P1，P2，…，Pr中的一至若干位所校驗(yàn)。規(guī)律：第i位由校驗(yàn)位位號(hào)之和等于i的那些校驗(yàn)位所校驗(yàn)。如：第5位，被P1、P4校驗(yàn)，第7位，被P1、P2、P4校驗(yàn)。由上述規(guī)律可得下表：海明碼位號(hào)需占用的校驗(yàn)位號(hào)備注1234567891011121、241、42、41、2、481、82、81、2、81=12=23=1+24=45=1+46=2+47=1+2+48=89=1+810=2+811=1+2+8校驗(yàn)位位號(hào)被校驗(yàn)位位號(hào)1（P1）2（P2）4（P3）8（P4）1、3、5、7、9、112、3、6、7、10、114、5、6、78、9、10、11從上表，可看到某一位是由哪幾個(gè)校驗(yàn)位所校驗(yàn)的，反過(guò)來(lái)，每個(gè)校驗(yàn)位，都校驗(yàn)著它后面的一些確定位上的有效信息，包括校驗(yàn)位本身。歸納得下表：例：N=7，k=4,r=3。4位有效信息為A1A2A3A4=1010。解：1）分組，設(shè)校驗(yàn)位，偶校驗(yàn)1234567指誤字P1P2A1P3A2A3A4第3組√√√√G3第2組√√√√G2第1組√√√√G1正確碼1011010G3G2G1=0001位錯(cuò)1011110G3G2G1=1012）編碼如下：10110103）查錯(cuò)和糾錯(cuò)看指誤字G3G2G1=？，如果為0，則正確，如果不為0，則其值就是出錯(cuò)的位號(hào)。G3=P3⊕A2⊕A3⊕A4G3=P2⊕A1⊕A3⊕A4G3=P1⊕A1⊕A2⊕P4例：有效信息1011，求海明碼。解：0110011需寫(xiě)出過(guò)程循環(huán)冗余校驗(yàn)碼CRC是磁表面存儲(chǔ)器、網(wǎng)絡(luò)通信等串行通信中廣泛使用的校驗(yàn)方法。一般是在k位有效信息后拼接r位校驗(yàn)碼。規(guī)則：讓校驗(yàn)碼除以某一約定的代碼，如果除得盡，則校驗(yàn)碼正確，除不盡，則余數(shù)指明出錯(cuò)的位置。一、模2運(yùn)算模2運(yùn)算是指以按位模2相加為基礎(chǔ)的四則運(yùn)算，運(yùn)算時(shí)不考慮進(jìn)位和借位。1、模2加減：即按位加，可用異或邏輯實(shí)現(xiàn)。模2加與模2減的結(jié)果相同，即0+0=0，0+1=1，1+0=1，1+1=0。2、模2乘：按模2加求部分積例：1010X1011010000010101000103、模2除；按模2減求部分余數(shù)，每求一位商使部分余數(shù)減少一位。上商的原則是：當(dāng)部分余數(shù)的首位為1時(shí)，商1；當(dāng)部分余數(shù)的首位為0時(shí)，商0；當(dāng)部分余數(shù)的位數(shù)小于除數(shù)的位數(shù)時(shí)，該余數(shù)即為最后余數(shù)。例：101//商10110000

101//部分余數(shù)首位為1

010

000//部分余數(shù)首位為0100

101//部分余數(shù)首位為101//余數(shù)二、編碼將有效信息視為數(shù)字，用多項(xiàng)式描述，定義有效信息為M（x），約定的除數(shù)為G（x），用來(lái)產(chǎn)生余數(shù)，G（x）又叫生成多項(xiàng)式，余數(shù)為R（x），就是校驗(yàn)位。如：有效信息1011M（x）=x3+x+11、將M（x）左移r位，變成M（x）.xr，右邊空出r位，以便拼接r位校驗(yàn)信息。即：信息碼：k位左移r位：k位r位2、用r+1位的生成多項(xiàng)式G（x）對(duì)M（x）.Xr作模2除，得到商Q（x）和余數(shù)R（x）。（由除法規(guī)則，要求r+1位余數(shù)，除數(shù)需要r位）所以M（x）.Xr=Q（x）.G（x）+R（x）3、上式即：M（x）.Xr-R（x）=Q（x）.G（x）M（x）.Xr+R（x）=Q（x）.G（x）//模2時(shí)加和減效果一樣。因?yàn)镸（x）.Xr的后r是0，所以上式就是將M（x）與R（x）相拼接。4、在實(shí)際應(yīng)用中，通常把R(x)稱(chēng)為校驗(yàn)碼，記CRC例：將4位有效信息1100編成循環(huán)冗余校驗(yàn)碼，生成多項(xiàng)式為1011。解：M（x）=x3+x2即：1100，M（x）.xr=x6+x5即：1100000(r=3)G（x）=x3+x+1即：1011M（x）.xr1100000010所以：—————=———+——G（x）10111011M（x）.Xr+R（x）=1100000+010=1100010即：循環(huán)冗余校驗(yàn)碼為1100010出錯(cuò)模式表G（x）=1011A1A2A3A4A5A6A7余數(shù)出錯(cuò)位正確1100010000無(wú)出錯(cuò)11000111100000110011011010101110010100001001000100010101000111101111017654321特點(diǎn)：1、余數(shù)不為0，表示有錯(cuò)，其值與出錯(cuò)位序號(hào)一一對(duì)應(yīng)。2、余數(shù)繼續(xù)除下去，將按上表循環(huán)。邏輯實(shí)現(xiàn)簡(jiǎn)單。3、生成多項(xiàng)式要特別選取。例：有效信息1010，生成多項(xiàng)式1011，求CRC碼解：1010001需寫(xiě)出過(guò)程2.技術(shù)指標(biāo)道密度：（1）記錄密度（2）存儲(chǔ)容量位密度：?jiǎn)挝婚L(zhǎng)度內(nèi)的磁道數(shù)磁道上單位長(zhǎng)度內(nèi)的二進(jìn)制代碼數(shù)。非格式化容量：格式化容量：總位數(shù)用位密度計(jì)算。有效位數(shù)用扇區(qū)內(nèi)的數(shù)據(jù)塊長(zhǎng)度計(jì)算。平均存取時(shí)間帶：平均等待時(shí)間盤(pán)：平均定位、平均旋轉(zhuǎn)時(shí)間衡量查找速度ms數(shù)據(jù)傳輸率衡量讀/寫(xiě)速度b/s、B/s（3）速度4.3.2磁盤(pán)存儲(chǔ)器適用于調(diào)用較頻繁的場(chǎng)合，常作為主存的直接后援。磁盤(pán)磁盤(pán)控制器磁盤(pán)驅(qū)動(dòng)器+接口磁盤(pán)適配器盤(pán)片、磁頭定位系統(tǒng)、傳動(dòng)系統(tǒng)1.組成（1）軟盤(pán)信息分布與尋址信息1）信息分布盤(pán)片：?jiǎn)纹?，雙面記錄。磁道：盤(pán)片旋轉(zhuǎn)一周，磁頭的作用區(qū)域。扇區(qū)：磁道上長(zhǎng)度相同的區(qū)段。存放數(shù)據(jù)塊。各道容量相同,各道位密度不同,內(nèi)圈位密度最高。非格式化容量=內(nèi)圈位密度×內(nèi)圈周長(zhǎng)×道數(shù)/面×面數(shù)格式化容量=字節(jié)數(shù)/扇區(qū)×扇區(qū)數(shù)/道×道數(shù)/面×面數(shù)驅(qū)動(dòng)器號(hào)、磁頭號(hào)、磁道號(hào)、扇區(qū)號(hào)、扇區(qū)數(shù)2）尋址信息3）、工作速度平均尋道（定位）時(shí)間約100MS（軟盤(pán)）9MS（硬盤(pán)）2、平均旋轉(zhuǎn)延遲（等待）時(shí)間約50MS，取決于轉(zhuǎn)速以1200轉(zhuǎn)/分為例1t=———秒=1/20秒=1000/20毫秒=50毫秒1200/603、數(shù)據(jù)傳輸率單位時(shí)間內(nèi)的數(shù)據(jù)讀寫(xiě)量。盤(pán)組：多個(gè)盤(pán)片，雙面記錄。各記錄面上相同序號(hào)的磁道構(gòu)成一圓柱面。圓柱面：扇區(qū)（定長(zhǎng)記錄格式）（2）硬盤(pán)信息分布與尋址信息1）信息分布（柱面數(shù)=道數(shù)/面）

數(shù)據(jù)塊:記錄塊（不定長(zhǎng)記錄格式），無(wú)扇區(qū)劃分。驅(qū)動(dòng)器號(hào)、圓柱面號(hào)、磁頭號(hào)、扇區(qū)號(hào)（記錄號(hào)）、交換量。2）尋址信息選擇磁盤(pán)組選擇盤(pán)面選擇磁道選擇起始扇區(qū)扇區(qū)數(shù)例：定長(zhǎng)記錄格式2.記錄格式（磁道格式）磁道時(shí)間磁道索引脈沖間隔扇區(qū)1扇區(qū)2扇區(qū)n間隔扇區(qū)i標(biāo)志區(qū)：標(biāo)志信息、CRC校驗(yàn)碼數(shù)據(jù)區(qū)：標(biāo)志信息、CRC、數(shù)據(jù)字段3.磁盤(pán)基本操作尋址操作尋道：磁頭徑向移動(dòng)尋找扇區(qū)：盤(pán)片旋轉(zhuǎn)（1）讀/寫(xiě)操作串行讀/寫(xiě)DMA方式傳送（2）4.7.3廉價(jià)冗余磁盤(pán)陣列1RAID是由美國(guó)加州大學(xué)伯克利分校的D.A.Patterson教授在1988年提出的。RAID是RedundentArrayofInexpensiveDisks的縮寫(xiě)，直譯為“廉價(jià)冗余磁盤(pán)陣列”，也簡(jiǎn)稱(chēng)為“磁盤(pán)陣列”。實(shí)際上，RAID技術(shù)就是利用多個(gè)硬盤(pán)的組合提供高效率及冗余的功能。RAID的優(yōu)點(diǎn)1、傳輸速度高2、容錯(cuò)3、價(jià)格低4.7.3廉價(jià)冗余磁盤(pán)陣列2RAID的級(jí)別1、RAID0RAID0需要至少兩個(gè)硬盤(pán)，是沒(méi)有任何保護(hù)的，它只是將兩個(gè)或多個(gè)相同型號(hào)及容量的硬盤(pán)組合起來(lái)，而當(dāng)系統(tǒng)提取數(shù)據(jù)時(shí)，它可以同時(shí)由所有硬盤(pán)（同一個(gè)陣列里）讀出數(shù)據(jù)，速度會(huì)比一個(gè)硬盤(pán)快得多。而亦因?yàn)樗鼪](méi)有任何的數(shù)據(jù)保護(hù)，只要其中一只硬盤(pán)出事，所有數(shù)據(jù)便會(huì)被破壞。所以RAID0通常應(yīng)用在一些非重要資料上，如影像擷取。磁盤(pán)陣列的總?cè)萘繛楦鱾€(gè)硬盤(pán)容量之和。4.7.3廉價(jià)冗余磁盤(pán)陣列32、RAID1這個(gè)級(jí)別由兩個(gè)（只有兩個(gè)）硬盤(pán)組成，亦可稱(chēng)為鏡像（Mirroring）。每一個(gè)資料均會(huì)相同的寫(xiě)在兩個(gè)硬盤(pán)上，鏡像就是因?yàn)閮蓚€(gè)硬盤(pán)的內(nèi)容將會(huì)一模一樣，但對(duì)于系統(tǒng)來(lái)說(shuō)都只會(huì)見(jiàn)到一個(gè)硬盤(pán)。當(dāng)然，資料寫(xiě)入的時(shí)間可以會(huì)長(zhǎng)一點(diǎn)，但讀則沒(méi)有影響，因?yàn)閮蓚€(gè)硬盤(pán)是可以同時(shí)讀取資料的。磁盤(pán)陣列的總?cè)萘繛槠渲幸粔K硬盤(pán)的容量。4.7.3廉價(jià)冗余磁盤(pán)陣列43、RAID2RAID2又叫糾錯(cuò)海明碼磁盤(pán)陣列。磁盤(pán)陣列中的第一個(gè)、第二個(gè)、第四個(gè)……第2n個(gè)硬盤(pán)是專(zhuān)門(mén)的校驗(yàn)盤(pán)，用于校驗(yàn)和糾錯(cuò)，例如七個(gè)硬盤(pán)的RAID2，第一、二、四個(gè)硬盤(pán)是校驗(yàn)盤(pán)，其余的用于存放數(shù)據(jù)。使用的硬盤(pán)越多，校驗(yàn)盤(pán)在其中占的百分比越少。RAID2對(duì)大數(shù)據(jù)量的輸入輸出有很高的性能，但少量數(shù)據(jù)的輸入輸出時(shí)性能不好。RAID2很少實(shí)際使用。4.7.3廉價(jià)冗余磁盤(pán)陣列54、RAID3這個(gè)級(jí)別需要至少三個(gè)硬盤(pán)。數(shù)據(jù)會(huì)被分割成相同大小的基帶條（stripe）并存放于不同的硬盤(pán)上。其中的一個(gè)硬盤(pán)將會(huì)被指定為用來(lái)儲(chǔ)存校驗(yàn)值，這個(gè)校驗(yàn)值是RAID卡根據(jù)前面硬盤(pán)中存放的數(shù)據(jù)而運(yùn)算出來(lái)，這樣當(dāng)其中一個(gè)硬盤(pán)有問(wèn)題時(shí)，用戶(hù)可以更換硬盤(pán)，RAID卡便會(huì)根據(jù)其他數(shù)據(jù)重構(gòu)并存放在新硬盤(pán)里。RAID3可以提供高速數(shù)據(jù)讀取，但只針對(duì)單用戶(hù)模式；如果多人同時(shí)讀取資料，RAID3不是理想選擇。它更適用于I/O傳輸，而不是大文件傳輸。因?yàn)樘峁┢媾夹ｒ?yàn)的磁盤(pán)常成為瓶頸，所以在沒(méi)有相應(yīng)技術(shù)的情況下，如回寫(xiě)高速緩存技術(shù)，不常使用。如果組成磁盤(pán)陣列的硬盤(pán)相同，磁盤(pán)陣列的總?cè)萘繛楦鱾€(gè)硬盤(pán)容量之和減去一塊硬盤(pán)的容量。4.7.3廉價(jià)冗余磁盤(pán)陣列65、RAID5這個(gè)級(jí)別也是需要至少三個(gè)硬盤(pán)。數(shù)據(jù)會(huì)分割跟RAID3一樣，但并不會(huì)有一個(gè)特定的硬盤(pán)將來(lái)儲(chǔ)存校驗(yàn)值，所有數(shù)據(jù)及校驗(yàn)值都會(huì)分布在所有硬盤(pán)上。RAID5消除了RAID3在寫(xiě)數(shù)據(jù)上的瓶頸，可以提供高速數(shù)據(jù)讀取并針對(duì)多用戶(hù)模式，RAID5所提供的功能及表現(xiàn)是有RAID級(jí)別之中最好的。RAID5常使用緩沖技術(shù)來(lái)降低性能的不對(duì)稱(chēng)性。與RAID3一樣，如果組成磁盤(pán)陣列的硬盤(pán)相同，磁盤(pán)陣列的總?cè)萘恳矠楦鱾€(gè)硬盤(pán)容量之和減去一塊硬盤(pán)的容量。RAID5級(jí)以合理的價(jià)位提供了最佳的性能和數(shù)據(jù)安全性，因此目前它很受歡迎。4.7.3廉價(jià)冗余磁盤(pán)陣列66、RAID6這個(gè)級(jí)別需要至少五個(gè)硬盤(pán)。見(jiàn)參考資料4.7.4SCSI接口1SCSI就是指SmallComputerSystemInterface(小型計(jì)算機(jī)系統(tǒng)接口)，它最早研制于1979，原是為小型機(jī)研制出的一種接口技術(shù)，但隨著電腦技術(shù)的發(fā)展，現(xiàn)在它被完全移植到了普通PC上。現(xiàn)在的SCSI可以劃分為SCSI-1和SCSI-2(SCSIWide與SCSIWindFast)，最新的為SCSI-3，不過(guò)SCSI-2是目前最流行的SCSI版本。SCSI廣泛應(yīng)用于如：硬盤(pán)、光驅(qū)、ZIP、MO、掃描儀、磁帶機(jī)、JAZ、打印機(jī)、光盤(pán)刻錄機(jī)等設(shè)備上。它的優(yōu)點(diǎn)非常多主要表現(xiàn)為以下幾點(diǎn)：1、適應(yīng)面廣，擴(kuò)展性強(qiáng)2、多任務(wù)3、寬帶寬（160MB/s）4、少CPU占用率4.7.4SCSI接口2發(fā)展：1、SCSI-1—最早SCSI是于1979年由美國(guó)的Shugart公司（Seagate希捷公司的前身）制訂的，并于1986年獲得了ANSI（美國(guó)標(biāo)準(zhǔn)協(xié)會(huì)）承認(rèn)的SASI(ShugartAssociatesSystemInterface施加特聯(lián)合系統(tǒng)接口)，這就是我們現(xiàn)在所指的SCSI-1，它的特點(diǎn)是，支持同步和異步SCSI外圍設(shè)備；支持7臺(tái)8位的外圍設(shè)備最大數(shù)據(jù)傳輸速度為5MB/S；支持WORM外圍設(shè)備。4.7.4SCSI接口32、SCSI-2—90年代初（具體是1992年），SCSI發(fā)展到了SCSI-2，當(dāng)時(shí)的SCSI-2產(chǎn)品（通稱(chēng)為FastSCSI）是能過(guò)提高同步傳輸時(shí)的頻率使數(shù)據(jù)傳輸率提高為10MB/S,原本為8位的并行數(shù)據(jù)傳輸稱(chēng)為：NarrowSCSI；后來(lái)出現(xiàn)了16位的并行數(shù)據(jù)傳輸?shù)腤ideSCSI,將其數(shù)據(jù)傳輸率提高到了20MB/S。3、SCSI-3—1995年推出了SCSI-3，其俗稱(chēng)UltraSCSI，全稱(chēng)為SCSI-3Fast-20ParallelInterface（數(shù)據(jù)傳輸率為20M/S）它采用了同步傳輸時(shí)鐘頻率提高到20MHZ以提高數(shù)據(jù)傳輸?shù)募夹g(shù)，因此使用了16位傳輸?shù)腤ide模式時(shí)，數(shù)據(jù)傳輸即可達(dá)到40MB/s。其允許接口電纜的最大長(zhǎng)度為1.5米。4.7.4SCSI接口44、1997年推出了Ultra2SCSI(Fast-40)，其采用了LVD（LowVoltageDifferential，低電平微分）傳輸模式，16位的Ultra2SCSI(LVD)接口的最高傳輸速率可達(dá)80MB/S,允許接口電纜的最長(zhǎng)為12米，大大增加了設(shè)備的靈活性。5、1998年9月更高的數(shù)據(jù)傳輸率的Ultra160/mSCSI(Wide下的Fast-80)規(guī)格正式公布，其最高數(shù)據(jù)傳輸率為160MB/s，這給電腦帶來(lái)更高的系統(tǒng)性能。存儲(chǔ)體系局部性原則（時(shí)間局部性，空間局部性）、時(shí)間局部性：如果一個(gè)存儲(chǔ)項(xiàng)被訪問(wèn)，可能會(huì)被很快再次訪問(wèn)到空間局部性：如果一個(gè)存儲(chǔ)項(xiàng)被訪問(wèn)，該項(xiàng)及其相鄰的項(xiàng)可能馬上被訪問(wèn)到。設(shè)計(jì)目標(biāo)1、存儲(chǔ)體系和處理器速度的匹配。2、考慮速度，容量和價(jià)格層次化存儲(chǔ)系統(tǒng)的構(gòu)成高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器是在CPU的通用寄存器和主存之間的子系統(tǒng)Cache用來(lái)存放當(dāng)前最活躍的程序和數(shù)據(jù)，作為主存某些局部區(qū)域的副本。Cache的工作原理和結(jié)構(gòu)CPU訪問(wèn)主存時(shí)，由硬件控制，先訪問(wèn)Cache，如果在Cache中找到數(shù)據(jù)（稱(chēng)為命中），即可高速讀取，如果沒(méi)有找到（稱(chēng)為未命中），仍需到內(nèi)存讀取。Cache儲(chǔ)存器的基本結(jié)構(gòu)1）地址映象將主存和Cache的存儲(chǔ)空間劃分為若干同樣大小的頁(yè)（也叫塊）。如1MB主存，劃分為2048頁(yè)，每頁(yè)512B，Cache容量8KB，劃分為16頁(yè)，每頁(yè)512B。Cache儲(chǔ)存器1）直接映象映象函數(shù)為：j=imod2n

j為Cache塊地址，i為主存塊地址，2n為Cache頁(yè)數(shù)見(jiàn)書(shū)P220優(yōu)點(diǎn)：地址變換簡(jiǎn)單缺點(diǎn)：Cache地址與主存地址對(duì)應(yīng)關(guān)系較死，有浪費(fèi)。Cache儲(chǔ)存器2）全相聯(lián)映象允許主存的每一塊信息可以存到Cache的任何一個(gè)塊空間，也可用替換算法從被占滿Cache中替換掉任何一塊信息。見(jiàn)書(shū)P221優(yōu)點(diǎn)：靈活缺點(diǎn)：速度慢，有可能要與所有標(biāo)記全部比較，才能確定命中否。成本高Cache儲(chǔ)存器3）組相聯(lián)映象1存儲(chǔ)空間的頁(yè)面分組，組間直接映象，組內(nèi)全相聯(lián)映象映象規(guī)律：1）Cache組號(hào)=內(nèi)存頁(yè)號(hào)modCache組數(shù)2）Cache組內(nèi)全相聯(lián)3）組相聯(lián)映象2標(biāo)記0頁(yè)標(biāo)記1頁(yè)標(biāo)記2頁(yè)