第一講 ARM體系結(jié)構(gòu)及ARM指令介紹

ARM體系結(jié)構(gòu)及ARM指令介紹ARM體系結(jié)構(gòu)及發(fā)展歷史Thumb技術(shù)介紹ARM技術(shù)基礎(chǔ)ARM核及基于ARM核的芯片選擇綜述ARM指令介紹Thumb指令介紹第一講

ARM體系結(jié)構(gòu)及發(fā)展歷史ARM體系結(jié)構(gòu)及發(fā)展歷史ARM體系結(jié)構(gòu)的發(fā)展歷史和技術(shù)特征

ARM體系結(jié)構(gòu)不同版本的發(fā)展概述

ARM體系結(jié)構(gòu)的發(fā)展歷史和技術(shù)特征ARM處理器核因?yàn)槠渥吭降男阅芎惋@著優(yōu)點(diǎn)，已經(jīng)成為高性能、低功耗、低成本嵌入式處理器核的代名詞，得到了眾多的半導(dǎo)體廠家和整機(jī)廠商的大力支持。世界上幾乎所有的半導(dǎo)體公司都獲得了ARM的授權(quán)，他們結(jié)合自身的產(chǎn)品發(fā)展，開發(fā)具有自己特色的、基于ARM核的嵌入式SoC系統(tǒng)芯片。ARM體系結(jié)構(gòu)的發(fā)展歷史和技術(shù)特征ARM處理器已經(jīng)占據(jù)了絕大部分32、64位高端嵌入式處理器的市場(chǎng)，形成了移動(dòng)通信、手持計(jì)算、多媒體數(shù)字消費(fèi)等嵌入式解決方案事實(shí)上的標(biāo)準(zhǔn)。優(yōu)良的性能和廣泛的市場(chǎng)定位也極大地增加和豐富了ARM的資源，加速了基于ARM處理器的面向各種應(yīng)用的系統(tǒng)芯片的開發(fā)和發(fā)展，使得ARM技術(shù)獲得更大的和更加廣泛的應(yīng)用，確立了ARM技術(shù)和市場(chǎng)的領(lǐng)先地位。最近十多年來ARM技術(shù)突出成果表現(xiàn)在

使用“Thumb”的新型壓縮指令格式，使得應(yīng)用系統(tǒng)開發(fā)可降低系統(tǒng)成本和功耗；ARM9、ARM10、“Strong-ARM”和ARM11等系列處理器的開發(fā)，顯著地提高了ARM的性能，使得ARM技術(shù)在面向高端數(shù)字音、視頻處理等多媒體產(chǎn)品的應(yīng)用中更加廣泛；更好的軟件開發(fā)和調(diào)試環(huán)境，加快用戶產(chǎn)品開發(fā)；更為廣泛的產(chǎn)業(yè)聯(lián)盟使得基于ARM的嵌入式應(yīng)用領(lǐng)域更加廣闊；嵌入在復(fù)雜SoC中、基于ARM核的調(diào)試系統(tǒng)代表著當(dāng)今片上調(diào)試技術(shù)的前沿。ARM技術(shù)特點(diǎn)現(xiàn)代SoC和處理器核設(shè)計(jì)的基本原理都在基于ARM核的SoC設(shè)計(jì)和ARM系列處理器中得到使用；同時(shí)ARM自身也開創(chuàng)了一些如“Thumb”指令流的動(dòng)態(tài)解壓縮的新處理器設(shè)計(jì)的概念。普遍使用的3級(jí)流水線的ARM核固有的簡(jiǎn)單性，使其成為實(shí)際處理器設(shè)計(jì)的優(yōu)秀范例，并得到廣泛推廣和使用，奠定了ARM的處理器高性能、低功耗和高可靠性的特色，廣泛嵌入在復(fù)雜的SoC中。本講的主要內(nèi)容和目的全面講述了ARM技術(shù)的發(fā)展歷程、ARM的體系結(jié)構(gòu)的形成及技術(shù)特征，對(duì)于相關(guān)的RSIC體系結(jié)構(gòu)也進(jìn)行了簡(jiǎn)述。通過對(duì)ARM技術(shù)的歷史形成過程及ARM技術(shù)的全面介紹，使讀者能夠了解一個(gè)優(yōu)良技術(shù)的發(fā)展與形成歷史，對(duì)于從事相關(guān)研究也許有所借鑒本講的內(nèi)容安排ARM發(fā)展的歷程 RISC體系結(jié)構(gòu) ARM體系結(jié)構(gòu)的技術(shù)特征ARM體系結(jié)構(gòu)不同版本的發(fā)展概述ARM發(fā)展的歷程第一片ARM處理器是1983年10月到1985年4月間在位于英國(guó)劍橋的AcornComputer公司開發(fā)1990年，為廣泛推廣ARM技術(shù)而成立了獨(dú)立的公司20世紀(jì)90年代，ARM快速進(jìn)入世界市場(chǎng)ARM發(fā)展的歷程在ARM的發(fā)展歷程中，從ARM7開始，ARM核被普遍認(rèn)可和廣泛使用1995年StrongARM

問世XScale是下一代StrongARM芯片的發(fā)展基礎(chǔ)ARM10TDMI是ARM處理器核中的高端產(chǎn)品ARM11是ARM家族中性能最強(qiáng)的一個(gè)系列ARM發(fā)展的歷程ARM技術(shù)還將不斷發(fā)展。在嵌入式領(lǐng)域，ARM已取得了極大的成功，造就了IP核商業(yè)化、市場(chǎng)化的神話，迄今為止，還沒有任何商業(yè)化的IP核交易和使用達(dá)到ARM的規(guī)模。據(jù)最新統(tǒng)計(jì)，全球有103家巨型IT公司在采用ARM技術(shù)，20家最大的半導(dǎo)體廠商中有19家是ARM的用戶，包括德州儀器，意法半導(dǎo)體，Philips，Intel等。ARM系列芯片已經(jīng)被廣泛的應(yīng)用于移動(dòng)電話、手持式計(jì)算機(jī)以及各種各樣的嵌入式應(yīng)用領(lǐng)域，成為世界上銷量最大的32位微處理器。ARM—

致力于設(shè)計(jì)數(shù)字世界的應(yīng)用技術(shù)ARM6?coreStrongARM?processorThumb?technologyARMHoldingsplclisted

onLSEandNasdaqHighestvolume16/32-bitembeddedRISCprocessorsolutionSecurCore?familyARM7?familyARM9E?familyARM10?familyARM11?familyJazelle?technologyTrustZone?

technologyThumb-2technology19901996 1998 1999 2000 2003 2004OptimoDE?

dataenginesMPCore?RISC體系結(jié)構(gòu)RISC的概念對(duì)ARM處理器的設(shè)計(jì)有著重大影響，最成功的也是第一個(gè)商業(yè)化的RISC實(shí)例就是ARM，因此大家公認(rèn)RISC就是ARM的別名，而且ARM是當(dāng)前使用最廣、最為成功的基于RISC的處理器。因此在我們講述ARM技術(shù)之前，需要對(duì)RISC體系結(jié)構(gòu)、組織結(jié)構(gòu)的基本情況進(jìn)行全面介紹。什么是計(jì)算機(jī)體系結(jié)構(gòu)？

計(jì)算機(jī)體系結(jié)構(gòu)描述：從用戶角度看到的計(jì)算機(jī)屬性，計(jì)算機(jī)的指令集、可見寄存器、存儲(chǔ)器管理單元和異常處理模式都是體系結(jié)構(gòu)的一部分。CISC(ComplexInstructionSetComputer)RISC(ReducedInstructionSetComputer)計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展70年代，先進(jìn)的半導(dǎo)體加工工藝技術(shù)使得在單個(gè)芯片上集成的晶體管越來越多；而在當(dāng)時(shí)，微處理器的性能的不斷提高主要是依賴于在單個(gè)芯片上集成盡可能多的集成晶體管；半導(dǎo)體加工技術(shù)是70年代微處理器性能提高的主要因素，而計(jì)算機(jī)體系結(jié)構(gòu)自身對(duì)性能的貢獻(xiàn)不太明顯。

計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展微處理器的設(shè)計(jì)在體系結(jié)構(gòu)級(jí)上缺乏獨(dú)創(chuàng)的思想，特別是體系結(jié)構(gòu)對(duì)它的VLSI實(shí)現(xiàn)技術(shù)的需求方面。處理器的設(shè)計(jì)者大多是從小型計(jì)算機(jī)的發(fā)展中取得的技術(shù)思路，在小型計(jì)算機(jī)的實(shí)現(xiàn)技術(shù)中，主要是全部復(fù)雜例程所需要的微碼ROM占據(jù)了較多的芯片面積，而給其它能增強(qiáng)性能的部件沒有留下較大的資源。70年代晚期的發(fā)展起來的大量的帶有小型計(jì)算機(jī)指令集的單片復(fù)雜指令集計(jì)算機(jī)CISC就是一個(gè)例子。

計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展1980年以前，由于計(jì)算機(jī)設(shè)計(jì)的主要趨勢(shì)是增加指令集的復(fù)雜度，許多典型計(jì)算機(jī)的指令系統(tǒng)已經(jīng)非常龐大，指令的功能相當(dāng)復(fù)雜。CISC指令集設(shè)計(jì)的主要趨勢(shì)是增加指令集的復(fù)雜度。而復(fù)雜指令集的高性能是以寶貴、有限的芯片面積為代價(jià)的。而RISC正是誕生在這種指令集日益復(fù)雜的情況下。計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展指令過于復(fù)雜時(shí)，機(jī)器的設(shè)計(jì)周期會(huì)很長(zhǎng)、資金耗費(fèi)會(huì)更大;同時(shí)使處理器的設(shè)計(jì)、驗(yàn)證和日常維護(hù)也變得日益繁雜。如Intel8038632位機(jī)器耗資達(dá)1.5億美元，開發(fā)時(shí)間長(zhǎng)達(dá)三年多，結(jié)果正確性還很難保證，維護(hù)也很困難。;1975年IBM公司投資億美元研制的高速機(jī)器FS機(jī)，最終以“復(fù)雜結(jié)構(gòu)不宜構(gòu)成高速計(jì)算機(jī)”的結(jié)論，宣告研制失敗。計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展CISC存在的多方面的缺點(diǎn)

20％與80％的問題指令復(fù)雜度對(duì)處理器的VLSI實(shí)現(xiàn)性能的影響軟硬件的協(xié)同設(shè)計(jì)問題RISC體系結(jié)構(gòu)的發(fā)展歷史1980年，Patterson和Ditzel完成了一篇題為“精簡(jiǎn)指令集計(jì)算機(jī)概述”的開創(chuàng)性論文，在文中全面的提出了RISC的設(shè)計(jì)思想。RISC的中心思想是精簡(jiǎn)指令集的復(fù)雜度、簡(jiǎn)化指令實(shí)現(xiàn)的硬件設(shè)計(jì)，硬件只執(zhí)行很有限的最常用的那部分指令，大部分復(fù)雜的操作則由簡(jiǎn)單指令合成。隨后伯克利的研究生完成的RISC處理器原型機(jī)（伯克利RISCⅠ、RISCⅡ）性能顯著，結(jié)果有力的支持了RISC設(shè)計(jì)的論點(diǎn)。RISC體系結(jié)構(gòu)的發(fā)展歷史他們開發(fā)的RISC比當(dāng)時(shí)的商業(yè)CISC處理器簡(jiǎn)單得多，雖然投入的設(shè)計(jì)力量也呈數(shù)量級(jí)減少，但仍然達(dá)到了相似的實(shí)現(xiàn)性能。RISC思想大幅度提高了計(jì)算機(jī)性能價(jià)格比，隨后包括ARM在內(nèi)的商業(yè)化的RISC設(shè)計(jì)也極大證明了這個(gè)想法是成功的。1980年以來，所有新的處理器體系結(jié)構(gòu)都或多或少地采用了RISC的概念。

RISC體系結(jié)構(gòu)的特點(diǎn)指令格式和長(zhǎng)度固定，且指令類型很少、指令功能簡(jiǎn)單、尋址方式少而簡(jiǎn)單，指令譯碼控制器采用硬布線邏輯，這樣易于流水線的實(shí)現(xiàn)，進(jìn)而獲得高性能；由于RISC指令系統(tǒng)強(qiáng)調(diào)了對(duì)稱、均勻、簡(jiǎn)單，使得程序的優(yōu)化編譯效率更高；大多數(shù)指令單周期完成；RISC體系結(jié)構(gòu)的特點(diǎn)分開的load-store結(jié)構(gòu)的存取指令，也只有l(wèi)oad-store結(jié)構(gòu)的存取指令訪問存儲(chǔ)器，而數(shù)據(jù)處理指令只訪問寄存器。而CISC處理器一般允許將存儲(chǔ)器中的數(shù)據(jù)作為數(shù)據(jù)處理指令的操作數(shù)；基于多個(gè)通用寄存器堆操作。雖然CISC寄存器組也加大了，但是沒有這么大，而且大都是不同的寄存器用于不同的用途（例如，Motorola的MC68000的數(shù)據(jù)寄存器和地址寄存器）。RISC體系結(jié)構(gòu)的特點(diǎn)RISC體系結(jié)構(gòu)的這些特點(diǎn)極大地簡(jiǎn)化了處理器的設(shè)計(jì)，在體系結(jié)構(gòu)的VLSI實(shí)現(xiàn)時(shí)更加有利于性能提高，對(duì)性能提高主要表現(xiàn)在RISC組織結(jié)構(gòu)方面的特點(diǎn)。RISC組織計(jì)算機(jī)組織描述用戶不能看到的體系結(jié)構(gòu)的實(shí)現(xiàn)方式。流水線結(jié)構(gòu)、高速緩存、查表（table-walking）硬件以及轉(zhuǎn)換后備緩沖（TLB）都是計(jì)算機(jī)組織的問題。主要表現(xiàn)在以下方面在體系結(jié)構(gòu)上的VLSI實(shí)現(xiàn)，RISC組織結(jié)構(gòu)比CISC結(jié)構(gòu)有著顯著的優(yōu)點(diǎn)：

RISC組織結(jié)構(gòu)顯著的優(yōu)點(diǎn)硬連線的指令譯碼邏輯；便于流水線執(zhí)行；單周期執(zhí)行；

RISC的優(yōu)點(diǎn)基于RISC體系結(jié)構(gòu)設(shè)計(jì)的處理器管芯面積小；開發(fā)時(shí)間短、開發(fā)成本低;容易實(shí)現(xiàn)高性能。RISC技術(shù)歷史貢獻(xiàn)

結(jié)合這些體系結(jié)構(gòu)和組織上的變化，伯克利RISC微處理器有效地?cái)[脫了在處理器設(shè)計(jì)中性能漸進(jìn)但無(wú)法有根本性改善即陷于性能提高的困惑的問題。在計(jì)算機(jī)設(shè)計(jì)技術(shù)的發(fā)展變化中，60年代初引入的虛擬存儲(chǔ)器、Cache和流水線技術(shù)是計(jì)算機(jī)技術(shù)發(fā)展的里程碑。70年代末、80年代初發(fā)展起來的RISC思想是計(jì)算機(jī)發(fā)展歷史上又一劃時(shí)代的里程碑，它大幅度提高了計(jì)算機(jī)性能價(jià)格比。RISC技術(shù)歷史貢獻(xiàn)目前RISC已經(jīng)在處理器設(shè)計(jì)中被普遍接受，RISC理論的發(fā)展極大的促進(jìn)了計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展，許多CISC處理器也采用了RISC設(shè)計(jì)思想。總結(jié)RISC體系結(jié)構(gòu)對(duì)微處理器發(fā)展的貢獻(xiàn)主要為：流水線；高時(shí)鐘頻率和單周期執(zhí)行。ARM體系結(jié)構(gòu)的技術(shù)特征

ARM的體系結(jié)構(gòu)采用了若干BerkeleyRISC處理器設(shè)計(jì)中的特征，但也放棄了其它若干特征，這些采用的特征為：Load/store體系結(jié)構(gòu)固定的32位指令3地址指令格式

ARM體系結(jié)構(gòu)的技術(shù)特征在BerkeleyRISC設(shè)計(jì)采用的特征中被ARM設(shè)計(jì)者放棄的RISC的技術(shù)特征有:

寄存器窗口延遲轉(zhuǎn)移所有的指令單周期執(zhí)行ARM體系結(jié)構(gòu)的技術(shù)特征最初的ARM設(shè)計(jì)所最關(guān)心的是必須保持設(shè)計(jì)的簡(jiǎn)單性。ARM的簡(jiǎn)單性在ARM的硬件組織和實(shí)現(xiàn)上比指令集的結(jié)構(gòu)上體現(xiàn)得更明顯。把簡(jiǎn)單的硬件和指令集結(jié)合起來，這是RISC體系的思想基礎(chǔ)，但ARM仍然保留一些CISC的特征，并且因此達(dá)到了比純粹RISC更高的代碼密度，使得ARM在開始設(shè)計(jì)中就獲得其功耗效率和較小的核面積。本講的內(nèi)容安排ARM發(fā)展的歷程 RISC體系結(jié)構(gòu) ARM體系結(jié)構(gòu)的技術(shù)特征ARM體系結(jié)構(gòu)不同版本的發(fā)展概述版本1

ARM體系結(jié)構(gòu)版本1對(duì)第一個(gè)ARM處理器進(jìn)行描述，其地址空間是26位，僅支持26位尋址空間，不支持乘法或協(xié)處理器指令?；谠擉w系結(jié)構(gòu)的是第二個(gè)ARM處理器，應(yīng)用在BBC微計(jì)算機(jī)中的，雖然這種微型計(jì)算機(jī)制造得很少，但它標(biāo)志著ARM成為第一個(gè)商用單片RISC微處理器。它們也應(yīng)用在Acorn內(nèi)部的Archimedes（阿基米德）個(gè)人工作站的樣機(jī)開發(fā)中。

乘法指令之外的基本數(shù)據(jù)處理指令；基于字節(jié)，字和多字的存儲(chǔ)器訪問操作指令（Load/Store）；子程序調(diào)用指令BL在內(nèi)的跳轉(zhuǎn)指令；完成系統(tǒng)調(diào)用的軟件中斷指令SWI。版本2以ARM2為核的Acorn公司的Archimedes（阿基米德）和A3000批量銷售，它仍然是26位地址的機(jī)器，但包含了對(duì)32位結(jié)果的乘法指令和協(xié)處理器的支持，ARM2使用了ARM公司現(xiàn)在稱為ARM體系結(jié)構(gòu)版本2的體系結(jié)構(gòu)。版本2a是版本2的變種，ARM3芯片是采用了版本2a和第一片具有片上Cache的ARM處理器，版本2a增加了合并load和store（SWP）指令，并引入了使用協(xié)處理器15作為系統(tǒng)控制協(xié)處理器來管理Cache。與版本1相比版本2（2a）增加了下列指令：乘和乘加指令；支持協(xié)處理器的指令；對(duì)于FIQ模式，提供了額外的影子寄存器；SWP指令及SWPB指令。

版本3版本3的變種版本有版本3G和版本3M。。版本3較以前的版本發(fā)生了大的變化，具體的改進(jìn)如下:地址空間擴(kuò)展到了32位，但除了版本3G外的其他版本是向前兼容的，也支持26位的地址空間；分開的當(dāng)前程序狀態(tài)寄存器CPSR（CurrentProgramStatusRegister）和備份的程序狀態(tài)寄存器SPSR（SavedProgramStatusRegister），SPSR用于在程序異常中斷時(shí)保存被中斷的程序狀態(tài)；增加了兩種異常模式，使操作系統(tǒng)代碼可以方便地使用數(shù)據(jù)訪問中止異常、指令預(yù)取中止異常和未定義指令異常；增加了MRS指令和MSR指令用于完成對(duì)CPSR和SPSR寄存器的讀寫。修改了原來的從異常中返回的指令。版本4與版本3相比，版本4增加了下列指令

有符號(hào)、無(wú)符號(hào)的半字和有符號(hào)字節(jié)的load和store指令。增加了T變種，處理器可以工作于Thumb狀態(tài)，在該狀態(tài)下的指令集是16位的Thumb指令集。增加了處理器的特權(quán)模式。在該模式下，使用的是用戶模式下的寄存器。

版本5相比與版本4，版本5的指令集有了如下的化：提高了T變種中ARM/Thumb混合使用的效率。增加前導(dǎo)零記數(shù)（CLZ）指令，該指令可使整數(shù)除法和中斷優(yōu)先級(jí)排隊(duì)操作更為有效；增加了BKPT（軟件斷點(diǎn)）指令；為協(xié)處理器設(shè)計(jì)提供了更多的可供選擇的指令；更加嚴(yán)格地定義了乘法指令對(duì)條件碼標(biāo)志位的影響。

版本6ARM體系版本6是2001年發(fā)布的。新架構(gòu)V6在降低耗電量的同時(shí)還強(qiáng)化了圖形處理性能。通過追加有效進(jìn)行多媒體處理的SIMD功能，將語(yǔ)音及圖像的處理功能提高到了原機(jī)型的4倍。ARM體系版本6首先在2002年春季發(fā)布的ARM11處理器中使用。除此之外，V6還支持多微處理器內(nèi)核ARM體系結(jié)構(gòu)的演變Thumb指令集（T變種）

支持Thumb指令的ARM體系版本，一般加字符T來表示（如V4T）。目前Thumb指令集有以下兩個(gè)版本：Thumb指令集版本1，此版本作為ARM體系版本4的T變種；Thumb指令集版本2，此版本作為ARM體系版本5的T變種。ARM體系結(jié)構(gòu)的演變相比與版本１，Thumb指令集的版本2具有以下特點(diǎn)：通過增加新的指令和對(duì)已有指令的修改，來提高ARM指令和Thumb指令混合使用時(shí)的效率。增加了軟件斷點(diǎn)（BKPT）指令和更嚴(yán)格地定義了Thumb乘法指令對(duì)條件碼標(biāo)志位的影響。ARM體系結(jié)構(gòu)的演變長(zhǎng)乘指令（M變種）M變種增加了兩條這樣的長(zhǎng)乘指令：其中一條指令完成32位整數(shù)乘以32位整數(shù)，生成64位整數(shù)的長(zhǎng)乘操作；另一條指令完成32位整數(shù)乘以32位整數(shù)，然后在加上一個(gè)32位整數(shù)，生成64位整數(shù)的長(zhǎng)乘加操作。這種長(zhǎng)乘的應(yīng)用場(chǎng)合M變種很適合。ARM體系結(jié)構(gòu)的演變?cè)鰪?qiáng)型DSP指令（E變種）E變種的ARM體系增加了一些增強(qiáng)處理器對(duì)典型DSP算法處理能力的附加指令:幾條新的完成16位數(shù)據(jù)乘法和乘加操作的指令；實(shí)現(xiàn)飽和的帶符號(hào)數(shù)的加減法操作的指令。Cache預(yù)取指令PLD；E變種首先在ARM體系版本5T中使用，用字符E表示。在早期的一些E變種中，未包含雙字讀取指令LDRD，雙字寫入指令STRD，協(xié)處理器的寄存器傳輸指令MCRR/MRRC以及Cache預(yù)取指令PLD。這種E變種記作ExP，其中x表示缺少，P代表上述的幾種指令Java加速器Jazelle（J變種）ARM的Jazelle