計(jì)算機(jī)組成原理試題庫(kù)(含的答案)

...wd......wd......wd...計(jì)算機(jī)組成原理試題一、單項(xiàng)選擇題〔從以下各題四個(gè)備選答案中選出一個(gè)正確答案，并將其代號(hào)寫在題干前面的括號(hào)內(nèi)?！?.為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采取〔C〕。A、立即尋址B、變址尋址C、間接尋址D、存放器尋址2.某計(jì)算機(jī)字長(zhǎng)是16位它的存儲(chǔ)容量是64KB,按字編址,它們尋址范圍是〔C〕。A．64KB．32KBC．32KD．16KB3.某一RAM芯片其容量為512*8位,除電源和接地端外該芯片引線的最少數(shù)目是〔C〕。A.21B.17C.19D.204.指令系統(tǒng)中采用不同尋址方式的目的主要是(C)。A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.可以直接訪問外存C.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性D.提供擴(kuò)展操作碼的可能并降低指令譯碼難度5.存放器間接尋址方式中，操作數(shù)處在(B)。A.通用存放器B.貯存單元C.程序計(jì)數(shù)器D.堆棧6.RISC是(A)的簡(jiǎn)稱。A.精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)B.大規(guī)模集成電路C.復(fù)雜指令計(jì)算機(jī)D.超大規(guī)模集成電路7．CPU響應(yīng)中斷的時(shí)間是_C_____。A．中斷源提出請(qǐng)求；B．取指周期完畢；C．執(zhí)行周期完畢；D．間址周期完畢。8．常用的虛擬存儲(chǔ)器尋址系統(tǒng)由____A__兩級(jí)存儲(chǔ)器組成。A．主存－輔存；B．Cache－主存；C．Cache－輔存；D．主存—硬盤。9．DMA訪問主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問完畢后，CPU再恢復(fù)工作，這種情況稱作__A____。A．停頓CPU訪問主存；B．周期挪用；C．DMA與CPU交替訪問；D．DMA。10．浮點(diǎn)數(shù)的表示范圍和精度取決于__C____。A．階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B．階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C．階碼的位數(shù)和尾數(shù)的位數(shù)；D．階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。11．中斷向量可提供___C___。A．被選中設(shè)備的地址；B．傳送數(shù)據(jù)的起始地址；C．中斷服務(wù)程序入口地址；D．主程序的斷點(diǎn)地址。12．加法器采用先行進(jìn)位的目的是____C__。A．優(yōu)化加法器的構(gòu)造；B．節(jié)省器材；C．加速傳遞進(jìn)位信號(hào)；D．增強(qiáng)加法器構(gòu)造。13．在獨(dú)立請(qǐng)求方式下，假設(shè)有N個(gè)設(shè)備，那么____B__。A．有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；B．有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；C．有一個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；D．有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。14．主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是___A___。A．解決CPU和主存之間的速度匹配問題；B．?dāng)U大主存容量；C．既擴(kuò)大主存容量，又提高了存取速度；D．?dāng)U大輔存容量。15．在計(jì)數(shù)器定時(shí)查詢方式下，假設(shè)計(jì)數(shù)從0開場(chǎng)，那么__A____。A．設(shè)備號(hào)小的優(yōu)先級(jí)高；B．每個(gè)設(shè)備使用總線的時(shí)機(jī)相等；C．設(shè)備號(hào)大的優(yōu)先級(jí)高。16．Cache的地址映象中，假設(shè)主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作B。A．直接映象；B．全相聯(lián)映象；C．組相聯(lián)映象。17．直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入A______。A．PC；B．地址存放器；C．累加器；D．ACC。18．響應(yīng)中斷請(qǐng)求的條件是__B____。A．外設(shè)提出中斷；B．外設(shè)工作完成和系統(tǒng)允許時(shí)；C．外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”19．主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用_A_____，主機(jī)與設(shè)備是串行工作的。A．程序查詢方式；B．中斷方式；C．DMA方式；D．通道。20．一個(gè)節(jié)拍信號(hào)的寬度是指__C____。A．指令周期；B．機(jī)器周期；C．時(shí)鐘周期；D．存儲(chǔ)周期。二、填空題〔共20分，每空1分〕1．在DMA方式中，CPU和DMA控制器通常采用三種方法來分時(shí)使用主存，它們是停頓CPU訪問主、周期挪用和DMA和CPU交替訪問主存。2．設(shè)浮點(diǎn)數(shù)階碼為8位〔含1位階符〕，尾數(shù)為24位〔含1位數(shù)符〕，那么32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127(1-2－23)，最小正數(shù)為2－129，最大負(fù)數(shù)為2－128(-2－1-2－23)，最小負(fù)數(shù)為-2127。3、虛擬存儲(chǔ)器中常用的存儲(chǔ)管理方式有____頁式虛擬存儲(chǔ)_____，_段式虛擬存儲(chǔ)_________，_段頁式虛擬存儲(chǔ)_________。4．在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。那么加法器流水線的時(shí)鐘周期至少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，那么浮點(diǎn)加法所需的時(shí)間為280ns。5.系統(tǒng)總線按傳輸信息的不同分為地址總線、__數(shù)據(jù)____、___控制______三大類。6.半導(dǎo)體SRAM靠__觸發(fā)器_存儲(chǔ)信息，半導(dǎo)體DRAM靠_電容___存儲(chǔ)信息。7.動(dòng)態(tài)RAM的刷新方式通常有_______、________、_______集中分散異步三種。8.CPU能直接訪問cache______和主存______，但不能直接訪問磁盤和光盤。二、判斷題〔判斷以下各題的正誤。對(duì)的打“√〞，錯(cuò)的打“×〞。每題1分，計(jì)10分〕1、存儲(chǔ)單元是存放一個(gè)二進(jìn)制信息的存貯元?！?、主程序運(yùn)行時(shí)何時(shí)轉(zhuǎn)向?yàn)橥庠O(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。×3、時(shí)序電路用來產(chǎn)生各種時(shí)序信號(hào)，以保證整個(gè)計(jì)算機(jī)協(xié)調(diào)地工作。√4、引入虛擬存儲(chǔ)系統(tǒng)的目的是提高存儲(chǔ)速度。×5、ＤＭＡ方式進(jìn)展外設(shè)與主機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請(qǐng)求?！?、CPU以外的設(shè)備都稱外部設(shè)備?！?、奇偶校驗(yàn)可以糾正代碼中出現(xiàn)的錯(cuò)誤?！?、用微指令的分段譯碼法設(shè)計(jì)微指令時(shí)，需將具有相斥性的微命令組合在同一字段內(nèi)?！?、CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)容量與越大，訪問存儲(chǔ)器所需的時(shí)間越長(zhǎng)?！?0、一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行。×四、名詞解釋〔每題2分，共10分〕1、存儲(chǔ)程序的工作方式：將計(jì)算機(jī)需進(jìn)展的工作事先編寫成程序，存入計(jì)算機(jī)中，運(yùn)行程序時(shí)計(jì)算機(jī)自動(dòng)進(jìn)展工作。2、高速緩沖存儲(chǔ)器：介于CPU與主存之間，速度較快、容量較小、價(jià)格較貴的存儲(chǔ)器，引入CACHE的目的是提高存儲(chǔ)系統(tǒng)的速度。3、程序中斷的工作方式：在CPU運(yùn)行主程序時(shí)，承受到非預(yù)期的中斷請(qǐng)求，CPU暫?，F(xiàn)行工作轉(zhuǎn)向?yàn)橹袛嗾?qǐng)求服務(wù)，待服務(wù)完畢后回到住程序繼續(xù)執(zhí)行。4、系統(tǒng)總線：連接機(jī)器內(nèi)部各大部件的信息公共通道。5、微程序：用于解釋機(jī)器指令的假設(shè)干條微指令的有序集合。6、〔磁盤的〕數(shù)據(jù)傳輸率：?jiǎn)挝粫r(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。7、DMA方式：?jiǎn)挝粫r(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。8、隨機(jī)存取方式：一定的硬件和一定的軟件組成的有機(jī)整體。五、簡(jiǎn)答題〔每題5分，共30分〕1、說你認(rèn)為計(jì)算機(jī)系統(tǒng)中的硬件和軟件在邏輯功能等價(jià)嗎為什么?答：軟件與硬件的邏輯功能是等效的，但性能不一樣。2、什么是運(yùn)算器它的主要由哪幾個(gè)功能部件組成答：運(yùn)算器是進(jìn)展算術(shù)邏輯運(yùn)算的部件。它主要由加法器、通用存放器、標(biāo)志存放器等部件組成。3、與RAM相比ROM有何特點(diǎn)答：ROM掉電后信息不會(huì)喪失，但其中的信息只能讀不能隨便寫。4、與程序中斷控制方式相比DMA控制方式有何特點(diǎn)答：速度快。響應(yīng)快、優(yōu)先級(jí)高、處理快、無須現(xiàn)場(chǎng)保護(hù)和現(xiàn)場(chǎng)的恢復(fù)。但是應(yīng)用范圍沒有程序中斷控制方式廣。5、微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中，需要時(shí)從這個(gè)存儲(chǔ)器中讀取，即把操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。一條機(jī)器指令的功能通常用許多條微指令組成的序列來實(shí)現(xiàn)，這個(gè)微指令序列稱為微程序。微指令在控制存儲(chǔ)器中的存儲(chǔ)位置稱為微地址。6、同種類的外設(shè)部設(shè)備接入計(jì)算機(jī)系統(tǒng)時(shí)，應(yīng)解決哪些主要問題答：數(shù)據(jù)格式、地址譯碼、控制信息的組織和狀態(tài)信息的反響。7、中斷接口一般包含哪些基本組成簡(jiǎn)要說明它們的作用。答：①地址譯碼。選取接口中有關(guān)存放器，也就是選擇了I/O設(shè)備；②命令字/狀態(tài)字存放器。供CPU輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息；③數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實(shí)現(xiàn)速度匹配；④控制邏輯。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。8、加快中央處理器與主存之間傳輸信息的措施有哪些六、綜合題1、設(shè)X=26/32，Y=--15/32,采用二進(jìn)制變形補(bǔ)碼計(jì)算[X+Y]補(bǔ)=?并討論計(jì)算結(jié)果。解：設(shè)X=26/32，Y=--15/32,采用二進(jìn)制變形補(bǔ)碼計(jì)算[X+Y]補(bǔ)=?并討論計(jì)算結(jié)果。解:X=0.11010Y=-0.01111[X+Y]補(bǔ)=0.010111無溢出2、Ｘ＝00110011，Ｙ＝10011110，求Ｘ∧Ｙ＝Ｘ∨Ｙ＝解:Ｘ∧Ｙ＝00010010Ｘ∨Ｙ＝101111113、設(shè)有一個(gè)具有12位地址和4位字長(zhǎng)的存儲(chǔ)器，問：〔1〕該存儲(chǔ)器能存儲(chǔ)多少字節(jié)信息〔2〕如果存儲(chǔ)器由1K×1位RAM芯片組成.需要多少片?〔3〕需要地址多少位作為芯片選擇?〔4〕試畫出該存儲(chǔ)器的構(gòu)造圖。解：設(shè)有一個(gè)具有12位地址和4位字長(zhǎng)的存儲(chǔ)器，〔1〕該存儲(chǔ)器能存儲(chǔ)2K字節(jié)信息?！?〕如果存儲(chǔ)器由1K×1位RAM芯片組成.需要16片?！?〕需要地址2位作為芯片選擇?！?〕〔圖略〕4.某機(jī)字長(zhǎng)16位，內(nèi)存總?cè)萘繛?56KW，其中ROM占地址范圍為00000H~OFFFFH，其余地址空間為RAM。請(qǐng)用如下存貯芯片為該機(jī)設(shè)計(jì)一個(gè)存儲(chǔ)器：(1)ROM、RAM的容量各為多少(2)該主存的地址線、數(shù)據(jù)線各為多少根(3)用容量為32K*16的ROM芯片和64K*16的RAM芯片構(gòu)成該存儲(chǔ)器，需要RAM和ROM芯片各幾片(4)畫出存儲(chǔ)器構(gòu)造及其與CPU連接的邏輯框圖解：(1)ROM64KRAM192K(2)數(shù)據(jù)線有16根，地址線有18根。(3)需ROM2片，需RAM3片。(4)〔圖略〕5．什么是CPUCPU主要由哪些存放器級(jí)的部件組成CPU是計(jì)算機(jī)中進(jìn)展算術(shù)邏輯運(yùn)算和指揮協(xié)調(diào)機(jī)器各大部件工作的部件。IR、PSW、GR、ALU、PC等?！矆D略〕6．畫出單總線CPU內(nèi)部框圖〔存放器級(jí)〕，擬出加法指令A(yù)DDR1，〔R2〕的讀取與執(zhí)行流程。源尋址方式采用存放器間址方式。解:計(jì)算機(jī)組成原理試題〔一〕一、選擇題〔共20分，每題1分〕1．零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自______。A．立即數(shù)和棧頂；B．暫存器；C．棧頂和次棧頂；D．累加器。2．______可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。A．存儲(chǔ)器；B．運(yùn)算器；C．控制器；D．用戶。3．所謂三總線構(gòu)造的計(jì)算機(jī)是指______。A．地址線、數(shù)據(jù)線和控制線三組傳輸線。B．I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；C．I/O總線、主存總線和系統(tǒng)總線三組傳輸線；D．設(shè)備總線、主存總線和控制總線三組傳輸線．。4．某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是256KB，按字編址，它的尋址范圍是______。A．128K；B．64K；C．64KB；D．128KB。5．主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用______，主機(jī)與設(shè)備是串行工作的。A．程序查詢方式；B．中斷方式；C．DMA方式；D．通道。6．在整數(shù)定點(diǎn)機(jī)中，下述第______種說法是正確的。A．原碼和反碼不能表示-1，補(bǔ)碼可以表示-1；B．三種機(jī)器數(shù)均可表示-1；C．三種機(jī)器數(shù)均可表示-1，且三種機(jī)器數(shù)的表示范圍一樣；D．三種機(jī)器數(shù)均不可表示-1。7．變址尋址方式中，操作數(shù)的有效地址是______。A．基址存放器內(nèi)容加上形式地址〔位移量〕；B．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址存放器內(nèi)容加上形式地址；D．以上都不對(duì)。8．向量中斷是______。A．外設(shè)提出中斷；B．由硬件形成中斷服務(wù)程序入口地址；C．由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址D．以上都不對(duì)。9．一個(gè)節(jié)拍信號(hào)的寬度是指______。A．指令周期；B．機(jī)器周期；C．時(shí)鐘周期；D．存儲(chǔ)周期。10．將微程序存儲(chǔ)在EPROM中的控制器是______控制器。A．靜態(tài)微程序；B．毫微程序；C．動(dòng)態(tài)微程序；D．微程序。11．隱指令是指______。A．操作數(shù)隱含在操作碼中的指令；B．在一個(gè)機(jī)器周期里完成全部操作的指令；C．指令系統(tǒng)中已有的指令；D．指令系統(tǒng)中沒有的指令。12．當(dāng)用一個(gè)16位的二進(jìn)制數(shù)表示浮點(diǎn)數(shù)時(shí)，以下方案中第_____種最好。A．階碼取4位〔含階符1位〕，尾數(shù)取12位〔含數(shù)符1位〕；B．階碼取5位〔含階符1位〕，尾數(shù)取11位〔含數(shù)符1位〕；C．階碼取8位〔含階符1位〕，尾數(shù)取8位〔含數(shù)符1位〕；D．階碼取6位〔含階符1位〕，尾數(shù)取12位〔含數(shù)符1位〕。13．DMA方式______。A．既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；B．不能取代中斷方式；C．也能向CPU請(qǐng)求中斷處理數(shù)據(jù)傳送；D．內(nèi)無中斷機(jī)制。14．在中斷周期中，由______將允許中斷觸發(fā)器置“0”A．關(guān)中斷指令；B．機(jī)器指令；C．開中斷指令；D．中斷隱指令。15．在單總線構(gòu)造的CPU中，連接在總線上的多個(gè)部件______。A．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)；B．某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；C．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；D．可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。16．三種集中式總線控制中，______方式對(duì)電路故障最敏感。A．鏈?zhǔn)讲樵?；B．計(jì)數(shù)器定時(shí)查詢；C．獨(dú)立請(qǐng)求；D．以上都不對(duì)。17．一個(gè)16K×8位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是______。A．48；B．46；C．17；D．22．18．在間址周期中，______。A．所有指令的間址操作都是一樣的；B．但凡存儲(chǔ)器間接尋址的指令，它們的操作都是一樣的；C．對(duì)于存儲(chǔ)器間接尋址或存放器間接尋址的指令，它們的操作是不同的；D．以上都不對(duì)。19．下述說法中______是正確的。A．EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種；B．EPROM是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器用；C．EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用；D．EPROM是可改寫的，但它能用作為隨機(jī)存儲(chǔ)器用。20．打印機(jī)的分類方法很多，假設(shè)按能否打印漢字來區(qū)分，可分為______。A．并行式打印機(jī)和串行式打印機(jī)；B．擊打式打印機(jī)和非擊打式打印機(jī)；C．點(diǎn)陣式打印機(jī)和活字式打印機(jī)；D．激光打印機(jī)和噴墨打印機(jī)。二、填空〔共20分，每空1分〕1．設(shè)浮點(diǎn)數(shù)階碼為8位〔含1位階符〕，尾數(shù)為24位〔含1位數(shù)符〕，那么32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為，最小正數(shù)為，最大負(fù)數(shù)為，最小負(fù)數(shù)為。2．指令尋址的基本方式有兩種，一種是尋址方式，其指令地址由給出，另一種是尋址方式，其指令地址由給出。3．在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。那么加法器流水線的時(shí)鐘周期至少為。如果采用同樣的邏輯電路，但不是流水線方式，那么浮點(diǎn)加法所需的時(shí)間為。4．一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須。尾數(shù)右移1位，階碼。5．存儲(chǔ)器由m〔m＝1，2，4，8…〕個(gè)模塊組成，每個(gè)模塊有自己的和存放器，假設(shè)存儲(chǔ)器采用編址，存儲(chǔ)器帶寬可增加到原來的________倍。6．按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括、、、和中斷返回幾局部。三、名詞解釋(共10分，每題2分)1．微操作命令和微操作2．快速緩沖存儲(chǔ)器3．基址尋址4．流水線中的多發(fā)技術(shù)5．指令字長(zhǎng)四、計(jì)算題〔5分〕設(shè)機(jī)器數(shù)字長(zhǎng)為8位〔含1位符號(hào)位〕，設(shè)A＝，B＝，計(jì)算[AB]補(bǔ)，并復(fù)原成真值。五、簡(jiǎn)答題〔共20分〕1．異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡(luò)?！?分〕2．為什么外圍設(shè)備要通過接口與CPU相連接口有哪些功能〔6分〕六、問答題〔共15分〕1．設(shè)CPU中各部件及其相互連接關(guān)系如以以下列圖所示。圖中W是寫控制標(biāo)志，R是讀控制標(biāo)志，R1和R2是暫存器?！?分〕〔1〕假設(shè)要求在取指周期由ALU完成(PC)+1→PC的操作〔即ALU可以對(duì)它的一個(gè)源操作數(shù)完成加1的運(yùn)算〕。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排?！?〕寫出指令A(yù)DD#α〔#為立即尋址特征，隱含的操作數(shù)在ACC中〕在執(zhí)行階段所需的微操作命令及節(jié)拍安排。2．DMA接口主要由哪些部件組成在數(shù)據(jù)交換過程中它應(yīng)完成哪些功能畫出DMA工作過程的流程圖〔不包括預(yù)處理和后處理〕七、設(shè)計(jì)題〔10分〕設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)〔低電平有效〕，用作讀寫控制信號(hào)〔高電平為讀，低電平為寫〕?，F(xiàn)有以下芯片及各種門電路〔門電路自定〕，如以下列圖。畫出CPU與存儲(chǔ)器的連接圖，要求：〔1〕存儲(chǔ)芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)；〔2〕指出選用的存儲(chǔ)芯片類型及數(shù)量；〔3〕詳細(xì)畫出片選邏輯。〔1〕主存地址空間分配：6000H～67FFH為系統(tǒng)程序區(qū)；6800H～6BFFH為用戶程序區(qū)?！?〕合理選用上述存儲(chǔ)芯片，說明各選幾片〔3〕詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。計(jì)算機(jī)組成原理試題答案〔一〕一、選擇題〔共20分，每題1分〕1．C 2．C 3．B 4．B 5．A 6．B 7．C8．C 9．C 10．A 11．D 12．B 13．B 14．D15．B 16．A 17．D 18．C 19．B 20．C二、填空〔共20分，每空1分〕1．A．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-21272．A．順序 B．程序計(jì)數(shù)器 C．跳躍 D．指令本身3．A．90ns B．280ns4．A．A．增加 B．加15．A．地址 B．?dāng)?shù)據(jù) C．模m D．m6．A．保護(hù)現(xiàn)場(chǎng)B．開中斷C．設(shè)備服務(wù) D．恢復(fù)現(xiàn)場(chǎng)三、名詞解釋(共10分，每題2分)1．微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。2．快速緩沖存儲(chǔ)器答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可到達(dá)訪問主存的目的，從而提高了訪存速度。3．基址尋址答：基址尋址有效地址等于形式地址加上基址存放器的內(nèi)容。4．流水線中的多發(fā)技術(shù)答：為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期〔機(jī)器主頻的倒數(shù)〕內(nèi)產(chǎn)生更多條指令的結(jié)果，這就是流水線中的多發(fā)技術(shù)。5．指令字長(zhǎng)答：指令字長(zhǎng)是指機(jī)器指令中二進(jìn)制代碼的總位數(shù)。四、〔共5分〕計(jì)算題答：[A+B]補(bǔ)＝1.1011110， A+B＝〔-17/64〕[A-B]補(bǔ)＝1.1000110， A-B＝〔35/64〕五、簡(jiǎn)答題〔共20分〕1．〔4分〕答：同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)一的傳輸周期進(jìn)展信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡(jiǎn)單的制約關(guān)系；全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。2．〔6分，每寫出一種給1分，最多6分〕答：外圍設(shè)備要通過接口與CPU相連的原因主要有：〔1〕一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號(hào)〔地址〕，通過接口可實(shí)現(xiàn)對(duì)設(shè)備的選擇?！?〕I/O設(shè)備種類繁多，速度不一，與CPU速度相差可能很大，通過接口可實(shí)現(xiàn)數(shù)據(jù)緩沖，到達(dá)速度匹配?！?〕I/O設(shè)備可能串行傳送數(shù)據(jù)，而CPU一般并行傳送，通過接口可實(shí)現(xiàn)數(shù)據(jù)串并格式轉(zhuǎn)換?！?〕I/O設(shè)備的入/出電平可能與CPU的入/出電平不同，通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換?！?〕CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號(hào)，通過接口可傳送控制命令?！?〕I/O設(shè)備需將其工作狀況〔“忙〞、“就緒〞、“錯(cuò)誤〞、“中斷請(qǐng)求〞等〕及時(shí)報(bào)告CPU，通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢?？梢姎w納起來，接口應(yīng)具有選址的功能、傳送命令的功能、反映設(shè)備狀態(tài)的功能以及傳送數(shù)據(jù)的功能〔包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換〕。4．〔5分〕答：根據(jù)IR和MDR均為16位，且采用單字長(zhǎng)指令，得出指令字長(zhǎng)16位。根據(jù)105種操作，取操作碼7位。因允許直接尋址和間接尋址，且有變址存放器和基址存放器，因此取2位尋址特征，能反映四種尋址方式。最后得指令格式為：727OPMAD其中OP操作碼，可完成105種操作；M尋址特征，可反映四種尋址方式；AD形式地址。這種格式指令可直接尋址27=128，一次間址的尋址范圍是216=65536。雙字長(zhǎng)指令格式如下：727OPMAD1AD2其中OP、M的含義同上；AD1∥AD2為23位形式地址。這種格式指令可直接尋址的范圍為223=8M。容量為8MB的存儲(chǔ)器，MDR為16位，即對(duì)應(yīng)4M×16位的存儲(chǔ)器。可采用雙字長(zhǎng)指令，直接訪問4M存儲(chǔ)空間，此時(shí)MAR取22位；也可采用單字長(zhǎng)指令，但RX和RB取22位，用變址或基址尋址訪問4M存儲(chǔ)空間。六、〔共15分〕問答題1．〔8分〕答：〔1〕由于(PC)+1→PC需由ALU完成，因此PC的值可作為ALU的一個(gè)源操作數(shù)，靠控制ALU做＋1運(yùn)算得到(PC)+1，結(jié)果送至與ALU輸出端相連的R2，然后再送至PC。此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：T0PC→MAR，1→RT1M(MAR)→MDR，(PC)+1→RT2MDR→IR，OP(IR)→微操作命令形成部件T3R2→PC〔2〕立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：T0Ad(IR)→R1；立即數(shù)→R1T1(R1)+(ACC)→R2；ACC通過總線送ALUT2R2→ACC；結(jié)果→ACC2．〔7分〕答：DMA接口主要由數(shù)據(jù)緩沖存放器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備地址存放器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA接口的功能有：〔1〕向CPU提出總線請(qǐng)求信號(hào)；〔2〕當(dāng)CPU發(fā)出總線響應(yīng)信號(hào)后，接收對(duì)總線的控制；〔3〕向存儲(chǔ)器發(fā)地址信號(hào)〔并能自動(dòng)修改地址指針〕；〔4〕向存儲(chǔ)器發(fā)讀/寫等控制信號(hào)，進(jìn)展數(shù)據(jù)傳送；〔5〕修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否完畢；〔6〕發(fā)DMA完畢信號(hào)，向CPU申請(qǐng)程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如以下列圖。七、設(shè)計(jì)題〔共10分〕答：〔1〕主存地址空間分配?！?分〕A15…A11…A7……A0最大4K2K×8位ROM2片相鄰4K4K×4位RAM2片最小16K8K×8位RAM2片〔2〕根據(jù)主存地址空間分配最大4K地址空間為系統(tǒng)程序區(qū)，選用2片2K×8位ROM芯片；〔1分〕相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4K×4位RAM芯片；〔1分〕最小16K地址空間為用戶程序區(qū)，選用2片8K×8位RAM芯片?！?分〕〔3〕存儲(chǔ)芯片的片選邏輯圖〔5分〕計(jì)算機(jī)組成原理試題〔二〕一、選擇題〔共20題，每題1分，共20分〕1.在以下機(jī)器數(shù)___B___中，零的表示形式是唯一的。A．原碼B．補(bǔ)碼C．反碼D．原碼和反碼2.CRT的分辨率為1024×1024，顏色深度為8位，那么刷新存儲(chǔ)器的存儲(chǔ)容量是___B___。A．2MBB．1MBC．8MBD．1024B3.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過___D___來實(shí)現(xiàn)。A．原碼運(yùn)算的二進(jìn)制減法器B．補(bǔ)碼運(yùn)算的二進(jìn)制減法器C．補(bǔ)碼運(yùn)算的十進(jìn)制加法器D．補(bǔ)碼運(yùn)算的二進(jìn)制加法器4.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為___B___。A.隱含尋址B.立即尋址C.存放器尋址D.直接尋址5.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為__A____。A.串行傳輸B.并行傳輸C.并串行傳輸D.分時(shí)傳輸6.和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是___C___。A．容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低7.CPU響應(yīng)中斷的時(shí)間是___C___。A．中斷源提出請(qǐng)求B．取指周期完畢C．執(zhí)行周期完畢。8.EPROM是指___C___。A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器C.可編程的只讀存儲(chǔ)器D.光擦除可編程的只讀存儲(chǔ)器9.以下數(shù)中最小的數(shù)是__B____。A．〔1101001〕2B．〔52〕8C．〔133〕8D．〔30〕1610.假定以下字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是___D___。A．11001011B．11010110C．11000001D．1100100111.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用___C___。A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式12.用于對(duì)某個(gè)存放器中操作數(shù)的尋址方式稱為___C___尋址。A.直接B.間接C.存放器直接D.存放器間接13.中央處理器〔CPU〕包含_C_____。A．運(yùn)算器B．控制器C．運(yùn)算器、控制器和cacheD．運(yùn)算器、控制器和主存儲(chǔ)器14.在CPU中跟蹤指令后繼地址的存放器是__B____。A．主存地址存放器B．程序計(jì)數(shù)器C．指令存放器D．狀態(tài)條件存放器15.在集中式總線仲裁中，__C____方式響應(yīng)時(shí)間最快。A．鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求D.以上三種一樣16.PCI總線的基本傳輸機(jī)制是__D____。A．串行傳輸B．并行傳輸C．DMA式傳輸D．猝發(fā)式傳輸17.中斷向量地址是___B___。A．子程序入口地址B．中斷服務(wù)子程序入口地址C．中斷服務(wù)子程序出口地址D．中斷返回地址18.CD-ROM是___C___型光盤。A．一次B．重寫C．只讀19.某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是___A___。A．512KB．1MC．512KB20．一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是___B___。A．48B．46C．36D.40二、填空題〔共7題，每空1分，共20分〕1.計(jì)算機(jī)系統(tǒng)是由______和軟件兩大局部組成，軟件又分為_______和________。2.系統(tǒng)總線按傳輸信息的不同分為地址總線、________、_________三大類。3.四位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是______至______。4.半導(dǎo)體SRAM靠______存儲(chǔ)信息，半導(dǎo)體DRAM靠______存儲(chǔ)信息。5.動(dòng)態(tài)RAM的刷新方式通常有_______、________、_______三種。6.完整的指令周期包括取指、______、______、_____四個(gè)子周期，影響指令流水線性能的三種相關(guān)分別是______相關(guān)、_______相關(guān)和控制相關(guān)。7.Cache和主存地址的映射方式有__________、__________、_________三種。三、簡(jiǎn)答題〔共2題，每題5分，共10分〕1．什么叫指令什么叫指令系統(tǒng)2.一次程序中斷大致可分為哪幾個(gè)階段四、應(yīng)用題〔共5題，每題10分，共50分〕1.設(shè)某機(jī)主頻為8MHz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS假設(shè)機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，那么該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS由此可得出什么結(jié)論2．設(shè)某機(jī)有四個(gè)中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳,B,C,D，現(xiàn)要求將中斷處理次序改為D,A,C,B。〔1〕寫出每個(gè)中斷源對(duì)應(yīng)的屏蔽字?！?〕按以以下列圖時(shí)間軸給出的四個(gè)中斷源的請(qǐng)求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個(gè)中斷源的中斷服務(wù)程序時(shí)間均為20s。3.設(shè)機(jī)器數(shù)字長(zhǎng)為8位〔含一位符號(hào)位〕，假設(shè)A=+15，B=+24，求[A+B]補(bǔ)和[A-B]補(bǔ)并復(fù)原成真值。4.某機(jī)字長(zhǎng)16位，存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，假設(shè)存儲(chǔ)器直接尋址空間為128字，變址時(shí)的位移量為-64~+63,16個(gè)通用存放器可作為變址存放器。設(shè)計(jì)一套指令格式，滿足以下尋址類型的要求?！?〕直接尋址的二地址指令3條；〔2〕變址尋址的一地址指令6條；〔3〕存放器尋址的二地址指令9條；〔4〕直接尋址的一地址指令13條。5．設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ〔低電平有效〕作訪存控制信號(hào)，R/-W作讀寫命令信號(hào)〔高電平為讀，低電評(píng)為寫〕。現(xiàn)有8片8KX8位的RAM芯片與CPU相連，試答復(fù)：〔1〕用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；〔2〕寫出每片RAM的地址范圍；〔3〕根據(jù)圖〔1〕，假設(shè)出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上,將出現(xiàn)什么后果計(jì)算機(jī)組成原理試題〔二〕答案一、選擇題1.B2.B3.D4.B5.A6.C7.C8.C9.B10.D11.C12.C13.C14.B15.C16.D17.B18.C19.A20.B二、填空題1.硬件系統(tǒng)軟件應(yīng)用軟件2數(shù)據(jù)地址控制3+15-164.觸發(fā)器電容5集中分散異步6間址執(zhí)行中斷構(gòu)造數(shù)據(jù)控制7直接映射全相連組相連三、簡(jiǎn)答題1指令是計(jì)算機(jī)執(zhí)行某種操作的命令，也就是常說的機(jī)器指令。一臺(tái)機(jī)器中所有機(jī)器指令的集合，稱這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。2答：一次程序中斷大致可分為五個(gè)階段。中斷請(qǐng)求〔1分〕中斷判優(yōu)〔1分〕中斷響應(yīng)〔1分〕中斷服務(wù)〔1分〕中斷返回〔1分〕四、應(yīng)用題1解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：時(shí)鐘周期=1/8MHz=0.125×10-6=125ns機(jī)器周期=125ns×2=250ns平均指令周期=250ns×2.5=625ns平均指令執(zhí)行速度=1/625ns=1.6MIPS當(dāng)參數(shù)改變后：機(jī)器周期=125ns×4=500ns=0.5μs平均指令周期=0.5μs×5=2.5μs平均指令執(zhí)行速度=1/2.5μs=0.4MIPS結(jié)論：兩個(gè)主頻一樣的機(jī)器，執(zhí)行速度不一定一樣。2〔1〕在中斷處理次序改為D>A>C>B后，每個(gè)中斷源新的屏蔽字如表所示?！?分〕〔2〕根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如以下列圖〔5分〕3解：∵

A=+15=+0001111，B=+24=+0011000

∴

[A]補(bǔ)=0,0001111，[B]補(bǔ)=0,0011000，[-B]補(bǔ)=1,1101000那么[A-B]補(bǔ)=[A]補(bǔ)+[-B]補(bǔ)=0,0001111+1,11010001,1110111

∴

[A-B]補(bǔ)=1,1110111故A-B=-0001001=-941)地址指令格式為〔2分〕2)〔2分〕2)0~81918192~1638316384~2457524576~3276732768~4095940960~4915149152~5734357344~655353〕如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”計(jì)算機(jī)組成原理試題〔三〕選擇題〔每題1分，共20分〕1.我國(guó)在______年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于______年完成。A．19461958B．19501968C．19581961D．195919652.Pentium微型計(jì)算機(jī)中乘除法部件位于______中。A．CPUB．接口C．控制器D．專用芯片3.沒有外存儲(chǔ)器的計(jì)算機(jī)初始引導(dǎo)程序可以放在______。A．RAMB．ROMC．RAM和ROMD．CPU4.以下數(shù)中最小的數(shù)是______。A．〔101001〕2B．〔52〕8C．〔2B〕16D．〔44〕5.在機(jī)器數(shù)______中，零的表示形式是唯一的。A．原碼B．補(bǔ)碼C．移碼D．反碼6.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過______來實(shí)現(xiàn)。A．原碼運(yùn)算的二進(jìn)制減法器B．補(bǔ)碼運(yùn)算的二進(jìn)制減法器C．補(bǔ)碼運(yùn)算的十進(jìn)制加法器D．補(bǔ)碼運(yùn)算的二進(jìn)制加法器7.以下有關(guān)運(yùn)算器的描述中______是正確的。A．只作算術(shù)運(yùn)算，不作邏輯運(yùn)算B．只作加法C．能暫時(shí)存放運(yùn)算結(jié)果D．以上答案都不對(duì)8.某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為______。A．8，512B．512，8C．18，8D。19，89.相聯(lián)存儲(chǔ)器是按______進(jìn)展尋址的存儲(chǔ)器。A．地址指定方式B．堆棧存取方式C．內(nèi)容指定方式D。地址指定與堆棧存取方式結(jié)合10.指令系統(tǒng)中采用不同尋址方式的目的主要是______。A．實(shí)現(xiàn)存儲(chǔ)程序和程序控制B．縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C．可以直接訪問外存D．提供擴(kuò)展操作碼的可能并降低指令譯碼難度11.堆棧尋址方式中，設(shè)A為累加存放器，SP為堆棧指示器，Msp為SP指示器的棧頂單元，如果操作的動(dòng)作是：〔A〕→Msp，〔SP〕－1→SP，那么出棧操作的動(dòng)作為：A．〔Msp〕→A，〔SP〕+1→SPB.〔SP〕+1→SP，〔Msp〕→AC．〔SP〕－1→SP，〔Msp〕→AD.〔Msp〕→A，〔SP〕－1→SP12.在CPU中跟蹤指令后繼地址的存放器是______。A．主存地址存放器B．程序計(jì)數(shù)器C．指令存放器D．狀態(tài)條件存放器13.描述多媒體CPU基本概念中正確表述的句子是______。多媒體CPU是帶有MMX技術(shù)的處理器B．多媒體CPU是非流水線構(gòu)造C．MMX指令集是一種單指令流單數(shù)據(jù)流的串行處理指令D．多媒體CPU一定是CISC機(jī)器14.描述Futurebus+總線中基本概念正確的表述是______。Futurebus+總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn)基本上是一個(gè)同步數(shù)據(jù)定時(shí)協(xié)議它是一個(gè)與構(gòu)造、處理器技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)數(shù)據(jù)線的規(guī)模不能動(dòng)態(tài)可變15.在______的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不用I/O指令。A．單總線B．雙總線C．三總線D．多總線16.用于筆記本電腦的大容量存儲(chǔ)器是______。A．軟磁盤B．硬磁盤C．固態(tài)盤D．磁帶17.具有自同步能力的記錄方式______。A．NRZ0B．NRZ1C18.______不是發(fā)生中斷請(qǐng)求的條件。A．一條指令執(zhí)行完畢B．一次I/O操作完畢C．機(jī)器內(nèi)部發(fā)生故障D．一次DMA操作完畢19.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)______。A．指令周期B．?dāng)?shù)據(jù)周期C．存儲(chǔ)周期D．總線周期20.并行I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接______臺(tái)具有SCSI接口的設(shè)備。A．6B．7～15C．8D．10填空題〔每空1分，共20分〕1.在計(jì)算機(jī)術(shù)語中，將A.______和B.______和在一起稱為CPU，而將CPU和C.______合在一起稱為主機(jī)。2.計(jì)算機(jī)軟件一般分為兩大類：一類叫A.______，另一類叫B.______。操作系統(tǒng)屬于C.______類。3.主存儲(chǔ)器容量通常以MB表示，其中M=A.______,B=B.______；硬盤容量通常以GB表示，其中G=C.______。4.CPU能直接訪問A.______和B.______，但不能直接訪問磁盤和光盤。5.指令字長(zhǎng)度有A.______、B.______、C.______三種形式。6.計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用A.______傳送、B.______傳送、C.______傳送。7.通道是一個(gè)特殊功能的A.______，它有自己的B.______專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。8.并行I/O接口A.______和串行I/O接口B.______是目前兩個(gè)最具有權(quán)威性的標(biāo)準(zhǔn)接口技術(shù)。簡(jiǎn)答題〔每題5分，共20分〕一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類什么是閃速存儲(chǔ)器它有哪些特點(diǎn)比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。CPU響應(yīng)中斷應(yīng)具備哪些條件應(yīng)用題〔每題5分，共20分〕：X=0.1011,Y=－0.0101,求[X/2]補(bǔ),[X/4]補(bǔ),[－X]補(bǔ),[Y/2]補(bǔ),[Y/4]補(bǔ),[－Y]補(bǔ)。設(shè)機(jī)器字長(zhǎng)為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。(1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少最小負(fù)數(shù)為多少(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少最小負(fù)數(shù)為多少[x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)求證：-[y]補(bǔ)=[-y]補(bǔ)有一個(gè)16K×16的存儲(chǔ)器，由1K×4位的DRAM芯片構(gòu)成問:〔1〕總共需要多少DRAM芯片?〔2〕畫出存儲(chǔ)體的組成框圖。中斷接口中有哪些標(biāo)志觸發(fā)器功能是什么CPU構(gòu)造如以下列圖，其中一個(gè)累加存放器AC，一個(gè)狀態(tài)條件存放器和其它四個(gè)存放器，各局部之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。標(biāo)明圖中四個(gè)存放器的名稱。簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)展存/取訪問的數(shù)據(jù)通路。圖C8.1何謂DMA方式DMA控制器可采用哪幾種方式與CPU分時(shí)使用內(nèi)存CD－ROM光盤的外緣有5mm的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時(shí)間為60分鐘。請(qǐng)計(jì)算模式1情況下光盤存儲(chǔ)容量是多少計(jì)算機(jī)組成原理試題〔三〕答案選擇題1.D2.A3.B4.A5.B,C6.D7.D8.D9.C10.B11.B12.B13.A14.C15.A16.C,D17.C18.A19.C20.B二．填空題1.A.運(yùn)算器B.控制器C.存儲(chǔ)器2.A.系統(tǒng)程序B.應(yīng)用程序C.系統(tǒng)程序3.A.220B.8位(1個(gè)字節(jié))C.2304.A.cacheB.主存5.A.單字長(zhǎng)B.半字長(zhǎng)C.雙字長(zhǎng)6.A.并行B.串行C.復(fù)用7.A.處理器B.指令和程序8.A.SCSIB.IEEE1394三．簡(jiǎn)答題包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。閃速存儲(chǔ)器是高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：〔1〕固有的非易失性〔2〕廉價(jià)的高密度〔3〕可直接執(zhí)行〔4〕固態(tài)性能3.〔1〕水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令那么較差。〔2〕水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)?！?〕由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反?！?〕水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來說比較容易掌握 4.解：在CPU內(nèi)部設(shè)置的中斷屏蔽觸發(fā)器必須是開放的。外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1〞狀態(tài)，保持中斷請(qǐng)求信號(hào)。外設(shè)〔接口〕中斷允許觸發(fā)器必須為“1〞，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令完畢的最后一個(gè)狀態(tài)周期響應(yīng)中斷。四．應(yīng)用題1.解：[X]補(bǔ)=0.1011[X/2]補(bǔ)=0.01011[X/4]補(bǔ)=0.001011[－X]補(bǔ)=1.0101[Y]補(bǔ)=1.1011[Y/2]補(bǔ)=1.11011[Y/4]補(bǔ)=1.111011[－Y]補(bǔ)=0.01012.解：〔1〕定點(diǎn)原碼整數(shù)表示時(shí)最大正數(shù)：〔215-1〕10=〔32767〕10最小負(fù)數(shù)：-〔215-1〕10=〔-32767〕10〔2〕定點(diǎn)原碼小數(shù)表示時(shí)最大正數(shù)：〔1-2-15〕最小負(fù)數(shù)：-〔1-2-15〕3.證：因?yàn)閇x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)令x=-y代入，那么有[-y]補(bǔ)+[y]補(bǔ)=[-y+y]補(bǔ)=[0]補(bǔ)=0所以-[y]補(bǔ)=[-y]補(bǔ)4.解：〔1〕芯片1K×4位，片內(nèi)地址線10位〔A9--A0〕，數(shù)據(jù)線4位。芯片總數(shù)16K×16/〔1K×4〕=64片〔2〕存儲(chǔ)器容量為16K，故地址線總數(shù)為14位〔A13─A0〕，其中A13A12A11A10通過4：16譯碼器產(chǎn)生片選信號(hào)CS0─A9─A0CS154位CS1CS04位。。。。1K×41K×41K×41K×44位4位CS0CS1CS15D15—D0……4：16譯碼器4：16譯碼器A13A圖C8.25.解：中斷接口中有四個(gè)標(biāo)志觸發(fā)器：準(zhǔn)備就緒的標(biāo)志〔RD〕：一旦設(shè)備做好一次數(shù)據(jù)的承受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使RD標(biāo)志置“1〞。在中斷方式中，該標(biāo)志用作為中斷源觸發(fā)器，簡(jiǎn)稱中斷觸發(fā)器。允許中斷觸發(fā)器〔EI〕：可以用程序指令來置位。EI為“1〞時(shí)，某設(shè)備可以向CPU發(fā)出中斷請(qǐng)求；EI為“0〞時(shí)，不能向CPU發(fā)出中斷請(qǐng)求，這意味著某中斷源的中斷請(qǐng)求被制止。設(shè)置EI標(biāo)志的目的，就是通過軟件來控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。中斷請(qǐng)求觸發(fā)器〔IR〕：它暫存中斷請(qǐng)求線上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)。當(dāng)IR標(biāo)志為“1〞時(shí)，表示設(shè)備發(fā)出了中斷請(qǐng)求。中斷屏蔽觸發(fā)器〔IM〕：是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0〞時(shí)，CPU可以受理外界的中斷請(qǐng)求，反之，IM標(biāo)志為“1〞時(shí)，CPU不受理外界的中斷。6.解：〔1〕a為數(shù)據(jù)緩沖存放器DR，b為指令存放器IR，c為主存地址存放器AR，d為程序計(jì)數(shù)器PC〔2〕PC→AR→主存→緩沖存放器DR→指令存放器IR→操作控制器〔3〕存儲(chǔ)器讀：M→DR→ALU→AC存儲(chǔ)器寫：AC→DR→M7.解：DMA直接內(nèi)存訪問方式是一種完全由硬件執(zhí)行I/O交換的工作方式。DMA控制器從CPU完全接收對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過CPU而直接在內(nèi)存和I/O設(shè)備間進(jìn)展。8.解：扇區(qū)總數(shù)=60×60×75=270000模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為270000×2048/1024/1024=527MB計(jì)算機(jī)組成原理試題〔四〕選擇題〔每空1分，共20分〕將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有利用價(jià)值的信息，我們稱其為______。A.數(shù)值計(jì)算B.輔助設(shè)計(jì)C.數(shù)據(jù)處理D.實(shí)時(shí)控制目前的計(jì)算機(jī)，從原理上講______。指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放指令和數(shù)據(jù)都以二進(jìn)制形式存放指令和數(shù)據(jù)都以十進(jìn)制形式存放根據(jù)國(guó)標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用______存儲(chǔ)。A.一個(gè)字節(jié)B.二個(gè)字節(jié)C.三個(gè)字節(jié)D.四個(gè)字節(jié)以下數(shù)中最小的數(shù)為______。A.〔101001〕2B.〔52〕8C.〔2B〕16D存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于______。A.存放程序B.存放軟件C.存放微程序D.存放程序和數(shù)據(jù)設(shè)X=—0.1011，那么[X]補(bǔ)為______。A.1.1011B.1.0100C.7.以下數(shù)中最大的數(shù)是______。A.〔10010101〕2B.〔227〕8C.〔96〕16D計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序〞的概念，最早提出這種概念的是______。A.巴貝奇B.馮.諾依曼C.帕斯卡D.貝爾在CPU中，跟蹤后繼指令地指的存放器是______。A.指令存放器B.程序計(jì)數(shù)器C.地址存放器D.狀態(tài)條件存放器10.Pentium-3是一種______。A.64位處理器B.16位處理器C.準(zhǔn)16位處理器D.32位處理器11.三種集中式總線控制中，______方式對(duì)電路故障最敏感。A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求12.外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器______。A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高13.一個(gè)256K×8的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為______。A.16B.18C.26D14.堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是〔A〕→MSP，(SP)-1→SP。那么出棧操作的動(dòng)作順序應(yīng)為______。A.(MSP)→A，(SP)+1→SPB.(SP)+1→SP，(MSP)→AC.(SP-1)→SP，(MSP)→AD.(MSP)→A，〔SP〕-1→SP15.當(dāng)采用______對(duì)設(shè)備進(jìn)展編址情況下，不需要專門的I/O指令組。A.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是D.兩者都不是16.下面有關(guān)“中斷〞的表達(dá)，______是不正確的。一旦有中斷請(qǐng)求出現(xiàn)，CPU立即停頓當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請(qǐng)求CPU響應(yīng)中斷時(shí)暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)展現(xiàn)場(chǎng)保存操作17.下面表達(dá)中，______是正確的。A.總線一定要和接口相連B.接口一定要和總線相連C.通道可以替代接口D.總線始終由CPU控制和管理18.在下述指令中，I為間接尋址，______指令包含的CPU周期數(shù)最多。A.CLAB.ADD30C.STAI31D.JMP2119.設(shè)存放器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式〔含一位符號(hào)位〕。對(duì)應(yīng)于十進(jìn)制數(shù)-27，存放器內(nèi)為______。A.27HB.9BHC.E5HD.5AH20.某存儲(chǔ)器芯片的存儲(chǔ)容量為8K×12位，那么它的地址線為____。A.11B.12C.13D二.填空題〔每空1分，共20分〕計(jì)算機(jī)軟件一般分為兩大類：一類叫A.______,另一類叫B.______。操作系統(tǒng)屬于C.______類。一位十進(jìn)制數(shù)，用BCD碼表示需A.______位二進(jìn)制碼，用ASCII碼表示需B.______位二進(jìn)制碼。主存儲(chǔ)器容量通常以KB表示，其中K=A.______;硬盤容量通常以GB表示，其中G=B.______。RISC的中文含義是A.______,CISC的中文含義是B.______。主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、A.______、B.______和C.______。由于存儲(chǔ)器芯片的容量有限，所以往往需要在A.______和B.______兩方面進(jìn)展擴(kuò)大才能滿足實(shí)際需求。指令尋址的基本方式有兩種，A.______方式和B.______方式。存儲(chǔ)器和CPU連接時(shí)，要完成A.______的連接；B.______的連接和C.______的連接，方能正常工作。操作控制器的功能是根據(jù)指令操作碼和A.______，產(chǎn)生各種操作控制信號(hào)，從而完成B.______和執(zhí)行指令的控制。三.簡(jiǎn)答題〔每題5分，共20分〕指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。什么是指令周期什么是機(jī)器周期什么是時(shí)鐘周期三者之間的關(guān)系如何簡(jiǎn)要描述外設(shè)進(jìn)展DMA操作的過程及DMA方式的主要優(yōu)點(diǎn)。在存放器—存放器型，存放器—存儲(chǔ)器型和存儲(chǔ)器—存儲(chǔ)器型三類指令中，哪類指令的執(zhí)行時(shí)間最長(zhǎng)哪類指令的執(zhí)行時(shí)間最短為什么應(yīng)用題〔每題5分，共40分〕求十進(jìn)制數(shù)-113的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示〔用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位〕。某機(jī)指令格式如以下列圖：OPXD15109870圖中X為尋址特征位，且X=0時(shí)，不變址；X=1時(shí)，用變址存放器X1進(jìn)展變址；X=2時(shí)，用變址存放器X2進(jìn)展變址；X=3時(shí)，相對(duì)尋址。設(shè)〔PC〕=1234H，〔X1〕=0037H,(X2)=1122H，請(qǐng)確定以下指令的有效地址〔均用十六進(jìn)制表示，H表示十六進(jìn)制〕(1)4420H(2)2244H(3)1322H(4)3521H(5)6723H將十進(jìn)制數(shù)354eq\o(\s\do-4(５),\s\do4(８))轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)和BCD數(shù)。浮點(diǎn)數(shù)格式如下：1位階符，6位階碼，1位數(shù)符，8位尾數(shù)，請(qǐng)寫出浮點(diǎn)數(shù)所能表示的范圍〔只考慮正數(shù)值〕。現(xiàn)有一64K×2位的存儲(chǔ)器芯片，欲設(shè)計(jì)具有同樣存儲(chǔ)容量的存儲(chǔ)器,應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說明有幾種解答。異步通信方式傳送ASCII碼，數(shù)據(jù)位8位，奇校驗(yàn)1位，停頓位1位。計(jì)算當(dāng)波特率為4800時(shí)，字符傳送的速率是多少每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少數(shù)據(jù)位的傳送速率是多少某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，采用4K×4位的SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問：假設(shè)每個(gè)模塊條為32K×8位，共需幾個(gè)模塊條每個(gè)模塊條內(nèi)有多少片RAM芯片?主存共需多少RAM芯片CPU需使用幾根地址線來選擇各模塊使用何種譯碼器畫出中斷處理過程流程圖。計(jì)算機(jī)組成原理試題〔四〕答案選擇題：1.C2.C3.B4.A5.D6.C7.B8.B9.B10.A11.A12.B13.C14.B15.A16.A17.B18.C19.C20C二.填空題：A.系統(tǒng)軟件B.應(yīng)用軟件C.系統(tǒng)軟件2.A.4B.73.A.210B.2304.A.精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)B.復(fù)雜指令系統(tǒng)計(jì)算機(jī)5.A.存取時(shí)間B.存儲(chǔ)周期C.存儲(chǔ)器帶寬6.A.字向B.位向7.A.順序?qū)ぶ贩绞紹.跳躍尋址方式8.A.地址線B.數(shù)據(jù)線C.控制線9.A.時(shí)序信號(hào)B.取指令三.簡(jiǎn)答題：時(shí)間上講，取指令事件發(fā)生在“取指周期〞，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期〞。從空間上講，從內(nèi)存讀出的指令流流向控制器〔指令存放器〕。從內(nèi)存讀出的數(shù)據(jù)流流向運(yùn)算器〔通用存放器〕。指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準(zhǔn)時(shí)間，通常等于取指時(shí)間〔或訪存時(shí)間〕。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個(gè)指令周期由假設(shè)干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由假設(shè)干個(gè)時(shí)鐘周期組成。(1)外設(shè)發(fā)出DMA請(qǐng)求；〔2〕CPU響應(yīng)請(qǐng)求，DMA控制器從CPU接收總線的控制；〔3〕由DMA控制器執(zhí)行數(shù)據(jù)傳送操作；〔4〕向CPU報(bào)告DMA操作完畢。主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快存放器-存放器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在存放器中，后者操作數(shù)在存儲(chǔ)器中，而訪問一次存儲(chǔ)器所需的時(shí)間一般比訪問一次存放器所需時(shí)間長(zhǎng)。應(yīng)用題1.原碼11110001反碼10001110補(bǔ)碼10001111移碼000011112.〔1〕0020H〔2〕1166H〔3〕1256H〔4〕0058H〔5〕1257H3.〔1〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔162.A〕16〔2〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔101100010.1010〕2〔3〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔542.5〕8〔4〕〔354eq\o(\s\do-4(５),\s\do4(８))〕10=〔001101010100.011000100101〕BCD4.最小值2-111111×0.00000001最大值2111111×0.11111111設(shè)地址線x根，數(shù)據(jù)線y根，那么2x·y=64K×2假設(shè)y=1x=17y=2x=16y=4x=15y=8x=14因此，當(dāng)數(shù)據(jù)線為1或2時(shí)，引腳之和為18共有2種解答每個(gè)字符格式包含十個(gè)位，因此字符傳送速率4800波特/10=480字符/秒每個(gè)數(shù)據(jù)位時(shí)間長(zhǎng)度T=1/4800=0.208ms數(shù)據(jù)位傳送速率8×480=3840位/秒(218×8〕/〔32k×8〕=8，故需8個(gè)模塊(32k×8〕/〔4k×4〕=16，故需16片芯片共需8×16=128片芯片為了選擇各模塊，需使用3:8譯碼器即3根地址線選擇模條。8．中斷處理過程流程圖如圖C2.1所示。取指令執(zhí)行指令取指令執(zhí)行指令否中斷中斷是響應(yīng)中斷響應(yīng)中斷關(guān)中斷，即“關(guān)中斷，即“中斷屏蔽〞置位斷轉(zhuǎn)移到中斷服務(wù)子程序周轉(zhuǎn)移到中斷服務(wù)子程序期保存CPU現(xiàn)場(chǎng)保存CPU現(xiàn)場(chǎng)中設(shè)備服務(wù)斷設(shè)備服務(wù)服恢復(fù)CPU現(xiàn)場(chǎng)務(wù)恢復(fù)CPU現(xiàn)場(chǎng)子程開中斷，即“中斷屏蔽〞復(fù)位開中斷，即“中斷屏蔽〞復(fù)位圖C2.1計(jì)算機(jī)組成原理試題〔五〕一、選擇題〔每題選出一個(gè)最適宜的答案，每題2分，共20分〕1、假設(shè)十進(jìn)制數(shù)為37.25，那么相應(yīng)的二進(jìn)制數(shù)是〔〕?！睞〕100110.01〔B〕110101.01〔C〕100101.1〔D〕100101.012、假設(shè)[x]反=1.1011，那么x=〔A〕-0.0101〔B〕-0.0100〔C〕0.1011〔D〕-0.10113、某機(jī)器字長(zhǎng)16位，含一位數(shù)符，用補(bǔ)碼表示，那么定點(diǎn)小數(shù)所能表示的最小正數(shù)是〔〕。〔A〕2-15〔B〕216〔C〕2-1〔D〕1-2-154、假設(shè)采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10，那么〔〕?！睞〕產(chǎn)生了負(fù)溢出〔下溢〕〔B〕產(chǎn)生了正溢出〔上溢〕〔C〕運(yùn)算結(jié)果正確，為負(fù)數(shù)〔D〕運(yùn)算結(jié)果正確，為正數(shù)5、在用比較法進(jìn)展補(bǔ)碼一位乘法時(shí)，假設(shè)相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是〔〕?！睞〕無〔B〕原局部積+[X]補(bǔ)，右移一位〔C〕原局部積+[-X]補(bǔ)，右移一位〔D〕原局部積+[Y]補(bǔ)，右移一位6、堆棧指針SP的內(nèi)容是〔〕?！睞〕棧頂?shù)刂贰睟〕棧底地址〔C〕棧頂內(nèi)容〔D〕棧底內(nèi)容7、在存放器間接尋址方式中，操作數(shù)是從〔〕?！睞〕主存儲(chǔ)器中讀出〔B〕存放器中讀出〔C〕磁盤中讀出〔D〕CPU中讀出8、在微程序控制器中，一條機(jī)器指令的功能通常由〔〕?！睞〕一條微指令實(shí)現(xiàn)〔B〕一段微程序?qū)崿F(xiàn)〔C〕一個(gè)指令碼實(shí)現(xiàn)〔D〕一個(gè)條件碼實(shí)現(xiàn)9、在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)〔〕〔A〕 在發(fā)送設(shè)備和承受設(shè)備中都是進(jìn)展串行到并行的變換〔B〕 在發(fā)送設(shè)備和承受設(shè)備中都是進(jìn)展并行到串行的變換〔C〕 發(fā)送設(shè)備進(jìn)展串行到并行的變換，在承受設(shè)備中都是進(jìn)展并行到串行的變換〔D〕 發(fā)送設(shè)備進(jìn)展并行到串行的變換，在承受設(shè)備中都是進(jìn)展串行到并行的變換10、系統(tǒng)總線是指〔〕?！睞〕 運(yùn)算器、控制器和存放器之間的信息傳送線〔B〕 運(yùn)算器、存放器和主存之間的信息傳送線〔C〕 運(yùn)算器、存放器和外圍設(shè)備之間的信息傳送線〔D〕 CPU、主存和外圍設(shè)備之間的信息傳送線二、名詞解釋〔每題4分，共20分〕1． 全相聯(lián)映像2． 指令系統(tǒng)3． 指令周期、CPU周期4． 向量中斷5． 微指令三、改錯(cuò)題〔在以下各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每題3分，共12分〕1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)展運(yùn)算操作。2、在單處理機(jī)總線中，相對(duì)CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號(hào)線3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求4、在“半互鎖〞異步通信方式中，“請(qǐng)求〞信號(hào)的撤消取決于“答復(fù)〞信號(hào)的來到，而“請(qǐng)求〞信號(hào)的撤消又導(dǎo)致“答復(fù)〞信號(hào)的撤消四、簡(jiǎn)答題〔每題5分，共15分〕1、某機(jī)指令字長(zhǎng)12位，每個(gè)地址段3位，試提出一種字段分配方案，使該機(jī)指令系統(tǒng)能有6條三地址指令和8條二地址指令。2、分別用NRZ-1、PE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫出寫電流波形。3、簡(jiǎn)述通道控制方式和DMA方式的異同。五、計(jì)算題〔10分〕用補(bǔ)碼加減交替一位除法進(jìn)展6÷2運(yùn)算，要求寫出運(yùn)算過程和運(yùn)算結(jié)果六、設(shè)計(jì)題〔第一小題12分，第二小題11分，共23分〕1、 CPU構(gòu)造如以以下列圖所示，其中有一個(gè)累加存放器AC、一個(gè)狀態(tài)條件存放器和其他4個(gè)存放器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。〔1〕 標(biāo)明4個(gè)存放器的名稱?！?〕 簡(jiǎn)述指令從主存取出送到控制器的數(shù)據(jù)通路。〔3〕 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)展存取訪問的數(shù)據(jù)通路2、用2K4位/片的RAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)8KB的存儲(chǔ)器，設(shè)CPU的地址總線為A12~A0〔低〕，數(shù)據(jù)總線為D7~D0〔低〕，由線控制讀寫。〔1〕該存儲(chǔ)器需要多少片2K4位/片的存儲(chǔ)器芯片。〔2〕 請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖。計(jì)算機(jī)組成原理試題〔五〕答案一、選擇題〔每題選出一個(gè)最適宜的答案，每題2分，共20分〕1、D2、B3、A4、A5、B6、A7、B8、B9、D10、D二、名詞解釋〔每題4分，共20分〕1． 全相聯(lián)映像：就是讓主存中的任何一個(gè)塊均可以映像裝入到Cache中任何一個(gè)塊的位置上。2． 指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)的所有指令的集合。3． 指令周期：是指從取指令、分析取數(shù)到執(zhí)行完該指令所需的全部時(shí)間。CPU周期：也叫機(jī)器周期，通常把一個(gè)指令周期劃分為假設(shè)干個(gè)機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作。4． 向量中斷：是指那些中斷服務(wù)程序的入口地址是由中斷事件自己提供的中斷。5． 微指令：是指控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容，即控制字，是假設(shè)干個(gè)微命令的集合。三、改錯(cuò)題〔在以下各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每題3分，共12分〕1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)展運(yùn)算操作。改為：在中央處理器中，控制器可以向運(yùn)算器發(fā)出命令進(jìn)展運(yùn)算操作。2、在單處理機(jī)總線中，相對(duì)CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號(hào)線改為：在單處理機(jī)總線中，相對(duì)CPU而言，地址線為單向信號(hào)和數(shù)據(jù)線一般都為雙向信號(hào)線3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級(jí)別的中斷請(qǐng)求時(shí)，如果有更高級(jí)別的中斷請(qǐng)求，CPU轉(zhuǎn)去響應(yīng)更高級(jí)別中斷請(qǐng)求。4、在“半互鎖〞異步通信方式中，“請(qǐng)求〞信號(hào)的撤消取決于“答復(fù)〞信號(hào)的來到，而“請(qǐng)求〞信號(hào)的撤消又導(dǎo)致“答復(fù)〞信號(hào)的撤消改為：在“半互鎖〞異步通信方式中，“請(qǐng)求〞信號(hào)的撤消取決于“答復(fù)〞信號(hào)的來到，而“答復(fù)〞信號(hào)的撤消由從設(shè)備自己決定。四、簡(jiǎn)答題〔每題5分，共15分〕1．000XXXYYYZZZ。。。101 XXXYYYZZZ110 000YYYZZZ。。。110 111YYYZZZ2．3．一樣點(diǎn)：都是能在不需要CPU干預(yù)下實(shí)現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換〔2分〕不同點(diǎn)：1〕DMA控制器是通過專門設(shè)計(jì)的硬件控制邏輯來實(shí)現(xiàn)對(duì)數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個(gè)有特殊功能的處理器2〕DMA僅能控制一臺(tái)或幾臺(tái)同類設(shè)備，而通道能控制多臺(tái)同類或不同類設(shè)備五、計(jì)算題〔10分〕解題要領(lǐng)：首先要轉(zhuǎn)化為，然后進(jìn)展列算式計(jì)算。沒有轉(zhuǎn)化，但會(huì)列算式，且最后結(jié)果正確給7分。六、設(shè)計(jì)題〔第一小題12分，第二小題11分，共23分〕1、〔1〕a為MDR,b為IR,c為MAR,d為PC(2)取指令的數(shù)據(jù)通路：PC→MAR→MM→MDR→IR(3)數(shù)據(jù)從主存取出的數(shù)據(jù)通路〔設(shè)數(shù)據(jù)地址為X〕X→MAR→MM→MDR→ALU→AC數(shù)據(jù)存入主存的數(shù)據(jù)通路〔設(shè)數(shù)據(jù)地址為Y〕Y→MAR,AC→MDR→MM2、每題4分，共12分〔1〕共需8片〔5分〕〔2〕如下邏輯圖〔6分〕計(jì)算機(jī)組成原理試題二一、選擇題〔共20分，每題1分〕1．CPU響應(yīng)中斷的時(shí)間是_C_____。A．中斷源提出請(qǐng)求；B．取指周期完畢；C．執(zhí)行周期完畢；D．間址周期完畢。2．以下說法中___c___是正確的。A．加法指令的執(zhí)行周期一定要訪存；B．加法指令的執(zhí)行周期一定不訪存；C．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存；D．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。3．垂直型微指令的特點(diǎn)是___c___。A．微指令格式垂直表示；B．控制信號(hào)經(jīng)過編碼產(chǎn)生；C．采用微操作碼；D．采用微指令碼。4．基址尋址方式中，操作數(shù)的有效地址是___A___。A．基址存放器內(nèi)容加上形式地址〔位移量〕；B．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址存放器內(nèi)容加上形式地址；D．存放器內(nèi)容加上形式地址。5．常用的虛擬存儲(chǔ)器尋址系統(tǒng)由____A__兩級(jí)存儲(chǔ)器組成。A．主存－輔存；B．Cache－主存；C．Cache－輔存；D．主存—硬盤。6．DMA訪問主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問完畢后，CPU再恢復(fù)工作，這種情況稱作__A___