武漢大學(xué)數(shù)電課件第三章組合邏輯電路

電子技術(shù)數(shù)字電路部分第三章組合邏輯電路1第三章組合邏輯電路§3.1概述§3.2組合邏輯電路分析§3.3利用小規(guī)模集成電路設(shè)計組合電路§3.4幾種常用的中規(guī)模組件§3.5利用中規(guī)模組件設(shè)計組合電路2邏輯電路組合邏輯電路時序邏輯電路現(xiàn)時的輸出僅取決于現(xiàn)時的輸入除與現(xiàn)時輸入有關(guān)外還與原狀態(tài)有關(guān)§3.1概述用來實現(xiàn)基本邏輯關(guān)系的電子電路3組合邏輯電路組合邏輯電路的特點它是一個多輸入端和多輸出端的邏輯門電路它能夠獨立地完成各種邏輯功能典型電路：加法器、半加器、全加器、減法器、選舉電路、表決電路、比較器、編碼器、譯碼器、選擇器。從電路結(jié)構(gòu)看，組合電路是由門電路組成，在組合邏輯電路中，沒有反饋連接，也無存儲信號的記憶元件組合邏輯電路I0I1In-1Y0Y1Yn-1InputOutput41.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進行化簡。3.列出輸入輸出狀態(tài)表并得出結(jié)論。電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系§3.2組合邏輯電路分析4.從邏輯表達(dá)式或真值表中分析邏輯功能，得出結(jié)論。在對組合邏輯電路進行分析時，要得到電路的真值表后，還要做簡單的文字說明，指出其功能特點。5例：分析下圖的邏輯功能。

&&&ABF6真值表相同為“1”不同為“0”同或門=17例：分析下圖的邏輯功能。

&&&&ABF8真值表相同為“0”不同為“1”異或門=19例：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖1110&2&3&4AMB1F=010被封鎖1選通電路11§3.3典型電路的分析半加器半加器：只考慮兩個數(shù)本身相加，而不考慮從低位來的進位數(shù)。加法器HAABS0C012半加器真值表C0000113全加器兩個同位的加數(shù)和來自低位的進位三者相加，稱為全加。完成這樣的邏輯門電路叫全加器。FAABS0C0Ci14全加器真值表ABCiSoCo000000011001010011011001010101110011111115編碼器編碼：用符號、文字、數(shù)碼表示特定對象的過程，稱為編碼。編碼器：完成編碼的功能的電路。組成：多個輸入端和多個輸出端構(gòu)成的邏輯門電路。分類：二進制編碼器、BCD碼編碼器、優(yōu)先編碼器。16一、二進制編碼器二進制編碼器是用n位二進制數(shù)碼對2^n個輸入信號進行編碼的電路。輸入：多個信號。輸出：是n位二進制數(shù)碼。常見的輸入-輸出：4-2位，8-3位，16-4位。常見編碼器：4線-2線編碼器，8線-3線編碼器，16線-4線編碼器。17二進制編碼器特點：某一時刻編碼器只能對所有輸入信號的一個輸入信號進行編碼。被編碼的信號可以為高電平1，也可以為低電平0。二進制編碼器的輸入端不能允許出現(xiàn)兩個或兩個以上的信號同時為0或1在8個輸入信號中，當(dāng)Y1-Y7都為1時，電路的輸出就是Y0的編碼（Y0的編碼是隱含的）。18具體電路I1I2I3I4I5I6I7I8F18-3譯碼器邏輯圖F2F319邏輯函數(shù)20真值表結(jié)論八線-三線編碼器21（2）二---十進制編碼器將十個狀態(tài)（對應(yīng)于十進制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入：I0I9。輸出：F3

F0列出狀態(tài)表如下：22狀態(tài)表23邏輯圖略243、譯碼器譯碼是編碼的逆過程，即將某個二進制翻譯成電路的某種狀態(tài)。（1）二進制譯碼器將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：一組二進制代碼譯碼器的輸出：一組高低電平信號25&&&&A1A02-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出2674LS139的功能表“—”表示低電平有效。2774LS139管腳圖一片139種含兩個2-4譯碼器28例：利用線譯碼器分時將采樣數(shù)據(jù)送入計算機。2-4線譯碼器ABCDTSTSTSTS總線29000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線脫離總線30（2）顯示譯碼器二-十進制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習(xí)慣的十進制顯示出來，這就要用到顯示譯碼器。31顯示器件：常用的是七段顯示器件abcdefg32顯示器件：常用的是七段顯示器件abcdfgabcdefg111111001100001101101e33顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端34功能表（簡表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型完整的功能表請參考相應(yīng)的參考書。3574LS49與七段顯示器件的連接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集電極開路，必須接上拉電阻74LS49363.4.3加法器11011001+舉例：A=1101,B=1001,計算A+B01101001137加法運算的基本規(guī)則：（1）逢二進一。（2）最低位是兩個數(shù)最低位的相加，不需考慮進位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被、加數(shù)和低位來的進位。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。38（1）半加器：半加運算不考慮從低位來的進位A---加數(shù)；B---被加數(shù)；S---本位和；C---進位。真值表39真值表40邏輯圖半加器ABCS邏輯符號=1&ABSC41（2）全加器：an---加數(shù)；bn---被加數(shù)；cn-1---低位的進位；sn---本位和；cn---進位。邏輯狀態(tài)表見下頁相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進位位。4243半加和：所以：44anbncn-1sncn全加器邏輯圖邏輯符號半加器半加器1anbncnsncnScn-145

全加器SN74LS183的管腳圖114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND46應(yīng)用舉例：用一片SN74LS183構(gòu)成兩位串行進位全加器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行進位47其它組件：SN74H83---四位串行進位全加器。SN74283---四位超前進位全加器。483.4.4數(shù)字比較器比較器的分類：（1）僅比較兩個數(shù)是否相等。（2）除比較兩個數(shù)是否相等外，還要比較兩個數(shù)的大小。第一類的邏輯功能較簡單，下面重點介紹第二類比較器。49（1）一位數(shù)值比較器功能表5051ABA>BA<BA=B邏輯圖邏輯符號A=B&&=1ABA<BA>BCOMP52（2）多位數(shù)值比較器比較原則：A.先從高位比起,高位大的數(shù)值一定大。B.若高位相等,則再比較低位數(shù),最終結(jié)果由低位的比較結(jié)果決定。請根據(jù)這個原則設(shè)計一下，每位的比較應(yīng)包括幾個輸入、輸出？53A、B兩個多位數(shù)的比較：AiBi兩個本位數(shù)（A>B）i-1（A=B）i-1（A<B）i-1低位的比較結(jié)果（A>B）i（A=B）i（A<B）i比較結(jié)果向高位輸出COMP54每個比較環(huán)節(jié)的功能表55四位集成電路比較器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比較結(jié)果向高位輸出(A<B)L(A=B)L(A>B)LA<BA=BA<B56例：七位二進制數(shù)比較器。（采用兩片85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS8574LS85573.4.5數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進行傳輸?shù)碾娐罚Q為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。58D0D7???A0A1A2???D1MUX邏輯符號59從n個數(shù)據(jù)中選擇一路傳輸，稱為一位數(shù)據(jù)選擇器。從m組數(shù)據(jù)中各選擇一路傳輸，稱為m位數(shù)據(jù)選擇器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號四位二選一選擇器60四選一集成數(shù)據(jù)選擇器74LS153功能表控制端D0D4???A0A1E???D1MUX61八選一集成數(shù)據(jù)選擇器74LS151功能表62用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=0D0D7=1D0D763用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D1564任務(wù)要求最簡單的邏輯電路根據(jù)用戶及邏輯功能的要求和器件資源來設(shè)計實現(xiàn)該功能的最佳邏輯電路在數(shù)字電路的設(shè)計中，要實現(xiàn)一個電路的設(shè)計可以有多種方法來實現(xiàn)：如小規(guī)模集成電路、中規(guī)模集成器件、大規(guī)模集成器件、可編程邏輯器件來實現(xiàn)。真值表化簡的邏輯函數(shù)表達(dá)式變換§3.4組合邏輯電路設(shè)計65設(shè)計方法及步驟：指定實際問題的邏輯含義，列出真值表由真值表，寫出邏輯表達(dá)式或直接填卡諾圖用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進行化簡根據(jù)所選用的器件，對最簡式進行變換，變成以下三種形式：與非—與非式或非-或非式與或非式列出邏輯表達(dá)式并畫出邏輯電路圖66邏輯函數(shù)的五種表達(dá)形式與或式：或與式：與非-與非式：或非-或非式：與或非式：F=AB+ACF=（A+B）（A+C）F=ABACF=A+B+A+CF=AB+AC兩次求非長非變短非67例：設(shè)計三人表決電路。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。應(yīng)用設(shè)計68首先指明邏輯符號取“0”、“1”的含義（邏輯抽象）、再進行狀態(tài)賦值，設(shè)三個狀態(tài)變量為A、B、C，三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出量為F，多數(shù)贊成時是“1”，否則是“0”。1、邏輯抽象、狀態(tài)賦值69邏輯狀態(tài)表2.根據(jù)題意列出邏輯狀態(tài)表。70用卡諾圖化簡ABC0001111001ABACBC3.畫出卡諾圖：714.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF72&&&&ABCF若用與非門實現(xiàn)兩次求反長非變短非73練習(xí)：要求：用與非門設(shè)計一個交通燈故障檢測電路提示：設(shè)交通燈紅燈為A，綠燈為B，黃燈為C。故障用F表示燈亮用1表示，燈滅用0表示有故障用1表示，無故障用0表示。74邏輯狀態(tài)表12.根據(jù)題意列出邏輯狀態(tài)表75用卡諾圖化簡ABC0001111001ABACBC3、畫出卡諾圖：1ABC+ABC764、用最簡與或式進行變換，變成與非-與非式+ABC+ABC775、用與非-與非式，畫邏輯圖&&&&ABCFCBA783.4.2、對最小項的設(shè)計一、在雙軌條件下的設(shè)計：此時在邏輯電路的輸入端既有原變量輸入又有反變量輸入。采用與非門器件設(shè)計：在卡諾圖上圈“1”，得到最簡與或式把最簡與或式兩次求反，變成與非-與非式。根據(jù)與非-與非式，畫出邏輯電路圖79對最小項的設(shè)計采用或非門設(shè)計在卡諾圖上圈“0”，得到最簡或與式把最簡或與式兩次求反，變成或非-或非式根據(jù)或非-或非式畫出邏輯電路圖。采用與或非門器件對“或非-或非”式再進行變換，變成與或非式80例：分別用與非門、或非門、與或非門三種器件進行設(shè)計，實現(xiàn)以下函數(shù)F=∑m（0，1，2，3，4，5，7，8，10，11，12，13，14，15）采用與非門實現(xiàn)81填寫卡諾圖CDAB0001111000011110111111111082得出邏輯函數(shù)F=AB+CD+BD+AC=AB+CD+BD+AC83畫邏輯電路圖ABCDBDACF84采用或非門實現(xiàn)（圈“0”）原變量用“0”表示，反變量用“1”表示填寫卡諾圖CDAB0001111000011110111111111085得出邏輯函數(shù)F=（A+B+C+D）（A+B+C+D）=A+B+C+D+A+B+C+D86電路圖ABCDABCD+++F87采用與或非門實現(xiàn)對或與式進行變換F=A+B+C+D+A+B+C+D

=ABCD+ABCD88邏輯電路+FABCDABCD89要求：設(shè)計時，邏輯門最少，且不能使用非門。采用的方法：頭部因子合并，尾部因子擴展。頭部因子合并：ab+ac=a(b+c)=abc尾部因子擴展：abc=abac=abbc=ababc二、在單軌條件下的設(shè)計：此時在邏輯電路的輸入端只有原變量輸入90在單軌條件下的設(shè)計采用與非門器件的設(shè)計步驟：用卡諾圖化簡，得到最簡與或式利用常用公式4：AB+AC=AB+AC+BC產(chǎn)生有用的多余項，加入到最簡與或式中。采用頭部因子合并，尾部因子擴展來處理上面的邏輯表達(dá)式。兩次求反，得到與非與非式畫出邏輯電路圖。91例：在單軌輸入條件下，用與非門實現(xiàn)以下表達(dá)式：

F=∑m（4，5，6，7，8，9，10，11，12，13，14）

1、填卡諾圖：得到最簡式：F=AB+AB+AC+AD=AB+AB+AC+AD

+BC+BDCDAB000111100001111001101111192F=AB+AB+AC+AD+BC+BD

=A（B+C+D）+B（C+A+D）(頭部因子合并)=ABCD+BACD=AABCD+BABCD（尾部因子擴展）=AABCD+BABCD=AABCD*BABCD93畫圖：FABCD94注意事項：產(chǎn)生多余項的頭部因子與原項的相同，則為有用，否則為無用多余項?；蛘哒f：能和其它項合并的稱為有用生成項，不能和其它項合并的稱為無用生成項。95單軌條件下采用或非門器件設(shè)計過程：求出F函數(shù)的對偶函數(shù)F*用卡諾圖交F*進行化簡，采用頭部因子合并，尾部因子擴展，然后兩次求反得到F*的“與非與非式”。把F*求對偶（F*）*=F，即得到原函數(shù)的“或非或非式”。根據(jù)“或非或非”式，畫出邏輯電路圖。96例：97多輸出組合邏輯函數(shù)的設(shè)計例：用與非門設(shè)計一個8424-BCD碼七段顯示譯碼電路：bfacdegbfacdegBIDCBA+5V+5V983.4.1編碼器所謂編碼就是賦予選定的一系列二進制代碼以固定的含義。n個二進制代碼（n位二進制數(shù)）有2n種不同的組合，可以表示2n個信號。（1）二進制編碼器將一系列信號狀態(tài)編制成二進制代碼?！?.4幾種常用的組合邏輯組件

99例：用與非門組成三位二進制編碼器---八線-三線編碼器設(shè)八個輸入端為I1I8，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達(dá)式并進行化簡，最后畫出邏輯圖。100真值表101I1I2I3I4I5I6I7I8F3F2F18-3譯碼器邏輯圖102（2）二---十進制編碼器將十個狀態(tài)（對應(yīng)于十進制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入：I0I9。輸出：F3

F0列出狀態(tài)表如下：103狀態(tài)表104邏輯圖略105例：設(shè)計三個四位數(shù)的比較器，可以對A、B、C進行比較，能判斷：（1）三個數(shù)是否相等。（