計(jì)算機(jī)組成原理 第六章 總線系統(tǒng)課件

復(fù)習(xí)：中央處理器微指令有哪幾種編碼方法？硬連線控制器的輸入信號有哪些？并行有兩種含義，是？時(shí)間并行與空間并行各指什么？按并行等級分類，流水線有幾種？流水線中的沖突主要有哪些？1第六章總線系統(tǒng)總線是什么？為什么需要總線（好處）？舉出你知道的總線的例子總線系統(tǒng)有什么問題要解決？（1）簡化軟、硬件的設(shè)計(jì)；（2）簡化了系統(tǒng)結(jié)構(gòu)；（3）便于系統(tǒng)的擴(kuò)充和更新。PCI總線總線本身特性、仲裁、同步、標(biāo)準(zhǔn)化26.1

總線的概念和結(jié)構(gòu)形態(tài)一、總線的基本概念總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。一個(gè)單處理器系統(tǒng)中的總線，大致分為三類：(1)內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。(2)系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲器、通道等互相連接的總線。(本章默認(rèn))(3)I/O總線：中、低速I/O設(shè)備之間互相連接的總線。31.總線的特性物理特性：指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等。功能特性：描述總線中每一根線的功能。電氣特性：定義每一根線上信號的傳遞方向及有效電平范圍。

時(shí)間特性:定義了每根線在什么時(shí)間有效。規(guī)定了總線上各信號有效的時(shí)序關(guān)系，CPU才能正確無誤地使用。42.總線的標(biāo)準(zhǔn)化標(biāo)準(zhǔn)化的意義總線帶寬：總線本身所能達(dá)到的最高傳輸速率，是衡量總線性能的重要指標(biāo)，單位兆字節(jié)每秒(MB/s)。有哪些因素會影響總線的帶寬？5【例1】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?[解](1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B，Dr=D×f=8B×66×1000000/s=528MB/s

此處的MB/S是多少？6二、總線的連接方式1.單總線結(jié)構(gòu)在許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。總線－適配器－IO設(shè)備實(shí)驗(yàn)儀？72.多總線結(jié)構(gòu)(分層的)8三、總線的內(nèi)部結(jié)構(gòu)早期總線實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。簡單總線結(jié)構(gòu)的不足之處在于：CPU是總線上的唯一主控者;總線信號是CPU引腳信號的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。9當(dāng)代流行的總線是一些標(biāo)準(zhǔn)總線，追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標(biāo)準(zhǔn)，并滿足包括多個(gè)CPU在內(nèi)的主控者環(huán)境需求。10四、總線結(jié)構(gòu)實(shí)例大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。在這種結(jié)構(gòu)中，速度差異較大的設(shè)備模塊使用不同速度的總線，而速度相近的設(shè)備模塊使用同一類總線。Pentium計(jì)算機(jī)主板的總線結(jié)構(gòu)：CPU總線、PCI總線、ISA總線。11總線橋北橋南橋126.2

總線接口一、信息的傳送方式

計(jì)算機(jī)系統(tǒng)中，傳輸信息采用三種方式：串行傳送、并行傳送和分時(shí)傳送。但是出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。133.1.串行傳送與并行傳送，對比143.分時(shí)傳送分時(shí)傳送有兩種概念。一是采用總線復(fù)用方式，某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時(shí)間片，以便在不同的時(shí)間間隔中完成傳送地址和傳送數(shù)據(jù)的任務(wù)。分時(shí)傳送的另一種概念是共享總線的部件分時(shí)使用總線。計(jì)算機(jī)系統(tǒng)中，傳輸信息采用三種方式：串行傳送、并行傳送和分時(shí)傳送。想想--這個(gè)分類合適嗎？15二、接口的基本概念

I/O接口(適配器中的接口)16典型的接口通常具有如下功能：1.控制：控制外圍設(shè)備的動作，如啟動、關(guān)閉設(shè)備等。2.緩沖：作為一個(gè)緩沖器，以補(bǔ)償各種設(shè)備在速度上的差異。3.狀態(tài)：接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息。4.轉(zhuǎn)換：例如并－－串轉(zhuǎn)換或串－－并轉(zhuǎn)換5.整理：例如在需要時(shí)可以修改字計(jì)數(shù)器或當(dāng)前內(nèi)存地址寄存器。6.程序中斷：每當(dāng)外圍設(shè)備向CPU請求某種動作時(shí)，接口即發(fā)生一個(gè)中斷請求信號到CPU。一個(gè)適配器至少有幾個(gè)接口？17【例2】利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)數(shù)據(jù)位(起始位、停止位、8個(gè)數(shù)據(jù)位)，問傳送的波特?cái)?shù)是多少?每個(gè)數(shù)據(jù)位占用的時(shí)間是多少?【解】：波特?cái)?shù)為：10位×120/秒=1200波特每個(gè)數(shù)據(jù)位占用的時(shí)間Td是波特?cái)?shù)的倒數(shù)：Td=1/1200=0.833×0.001s=0.833ms186.3

總線的仲裁一、總線的仲裁

連接到總線上的功能模塊有主動和被動兩種形態(tài)。主方和從方，同時(shí)，一個(gè)對多個(gè)為了解決多個(gè)主設(shè)備同時(shí)競爭總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對多個(gè)主設(shè)備提出的占用總線請求，一般采用優(yōu)先級或公平策略進(jìn)行仲裁。按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。191.集中式仲裁(鏈?zhǔn)讲樵兎绞健⒂?jì)數(shù)器方式、獨(dú)立請求方式)集中式仲裁中每個(gè)功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請求信號線BR，一條是仲裁器送出的總線授權(quán)信號線BG。鏈?zhǔn)讲樵兎绞降膬?yōu)先級如何確定？優(yōu)缺點(diǎn)計(jì)數(shù)器定時(shí)查詢方式？(有兩種開始計(jì)數(shù)方式)20優(yōu)缺點(diǎn)？212.分布式仲裁分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號和仲裁器。當(dāng)它們有總線請求時(shí)，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號與自己的號進(jìn)行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)。226.4總線定時(shí)和數(shù)據(jù)傳送模式

一、總線的定時(shí)

總線的一次信息傳送過程，大致可分為如下五個(gè)階段：請求總線，總線仲裁，尋址(目的地址)，信息傳送，狀態(tài)返回(或錯(cuò)誤報(bào)告)為了同步主方、從方的操作，必須制訂定時(shí)協(xié)議。定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。231.同步定時(shí)(用公共的時(shí)鐘)同步定時(shí)適用于總線長度較短、各功能模塊存取時(shí)間比較接近的情況。2.異步定時(shí)(應(yīng)答式)允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總線的復(fù)雜性和成本為代價(jià)。2425三、總線數(shù)據(jù)傳送模式

當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下四類模式的數(shù)據(jù)傳送：讀、寫操作塊傳送操作寫后讀、讀修改寫操作廣播、廣集操作266.5

HOST總線和PCI總線

一、多總線結(jié)構(gòu)27二、多總線結(jié)構(gòu)中的PCIPCI是一個(gè)與處理器無關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動配置能力。在PCI總線體系結(jié)構(gòu)中有三種橋。橋連接兩條總線，使彼此間相互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。

PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式