微電子器件第七章MOS場(chǎng)效應(yīng)晶體管

微電子器件原理第七章MOS場(chǎng)效應(yīng)晶體管1第七章MOS場(chǎng)效應(yīng)晶體管§7.1基本結(jié)構(gòu)和工作原理§7.2閾值電壓§7.3I-V特性和直流特性曲線§7.4頻率特性§7.5功率特性和功率MOSFET結(jié)構(gòu)§7.6開(kāi)關(guān)特性§7.7擊穿特性§7.8溫度特性§7.9短溝道和窄溝道效應(yīng)2§7.1MOSFET基本結(jié)構(gòu)和工作原理一、MOSFET的基本結(jié)構(gòu)二、MOSFET的基本工作原理三、MOSFET的分類3一、MOSFET的基本結(jié)構(gòu)N溝道增強(qiáng)型MOSFET結(jié)構(gòu)示意圖§7.1MOSFET基本結(jié)構(gòu)和工作原理圖7-1n溝MOSFET結(jié)構(gòu)示意圖

4一、MOSFET的基本結(jié)構(gòu)§7.1MOSFET基本結(jié)構(gòu)和工作原理56一、MOSFET的基本結(jié)構(gòu)§7.1MOSFET基本結(jié)構(gòu)和工作原理7§7.1MOSFET基本結(jié)構(gòu)和工作原理8二、MOSFET的基本工作原理MOSFET的基本工作原理是基于半導(dǎo)體的“表面場(chǎng)效應(yīng)”當(dāng)VGS=0V時(shí)，漏源之間相當(dāng)兩個(gè)背靠背的二極管，在D、S之間加上電壓不會(huì)在D、S間形成電流。當(dāng)柵極加有電壓0＜VGS＜VT時(shí)，通過(guò)柵極和襯底間的電容作用，將靠近柵極下方的P型半導(dǎo)體中的空穴向下方排斥，出現(xiàn)了一薄層負(fù)離子的耗盡層。耗盡層中的少子將向表層運(yùn)動(dòng)，但數(shù)量有限，不足以形成溝道，將漏極和源極溝通，所以不足以形成漏極電流ID。§7.1MOSFET基本結(jié)構(gòu)和工作原理圖7-2MOSFET的物理模型9二、MOSFET的基本工作原理§7.1MOSFET基本結(jié)構(gòu)和工作原理10二、MOSFET的基本工作原理柵源電壓對(duì)溝道的影響§7.1MOSFET基本結(jié)構(gòu)和工作原理11二、MOSFET的基本工作原理漏源電壓對(duì)溝道的影響§7.1MOSFET基本結(jié)構(gòu)和工作原理12三、MOSFET的分類類型n溝MOSFETp溝MOSFET耗盡型增強(qiáng)型耗盡型增強(qiáng)型襯底p型n型S、D區(qū)n+區(qū)p+區(qū)溝道載流子電子空穴VDS>0<0IDS方向由D→S由S→D閾值電壓VT<0VT>0VT>0VT<0電路符號(hào)GBSDGBSDGBSDGBSD§7.1MOSFET基本結(jié)構(gòu)和工作原理13§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式二、影響MOSFET閾值電壓的諸因素分析三、關(guān)于強(qiáng)反型狀態(tài)14§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式MOSFET的閾值電壓VT是柵極下面的半導(dǎo)體表面呈現(xiàn)強(qiáng)反型，從而出現(xiàn)導(dǎo)電溝道時(shí)所加的柵源電壓。1.MOS結(jié)構(gòu)中的電荷分布2.強(qiáng)反型條件3.理想MOS結(jié)構(gòu)的閾值電壓4.實(shí)際MOS結(jié)構(gòu)的閾值電壓圖7-5MOS結(jié)構(gòu)強(qiáng)反型時(shí)的能帶圖(a)和電荷分布(b)

15§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式2.強(qiáng)反型條件強(qiáng)反型：是指半導(dǎo)體表面積累的少數(shù)載流子的濃度達(dá)到和超過(guò)體內(nèi)平衡多子濃度的狀態(tài)表面勢(shì)：半導(dǎo)體表面的電勢(shì)VS16§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式2.強(qiáng)反型條件

半導(dǎo)體表面能帶彎曲至表面勢(shì)等于兩倍費(fèi)米勢(shì)時(shí)，半導(dǎo)體表面呈現(xiàn)強(qiáng)反型狀態(tài)。17§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式圖7-6表面電子濃度與表面勢(shì)的關(guān)系

18§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式3.理想MOS結(jié)構(gòu)的閾值電壓表面耗盡層反型層載流子的屏蔽作用場(chǎng)感應(yīng)結(jié)理想MOS結(jié)構(gòu)忽略氧化層中電荷的影響不計(jì)金屬-半導(dǎo)體功函數(shù)差理想MOS結(jié)構(gòu)的閾值電壓19§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式3.理想MOS結(jié)構(gòu)的閾值電壓2021§7.2MOSFET的閾值電壓一、MOSFET的閾值電壓表達(dá)式4.實(shí)際MOS結(jié)構(gòu)的閾值電壓平帶電壓VFB柵源電壓：抵消金-半之間接觸電勢(shì)差補(bǔ)償氧化層中電荷建立耗盡層電荷（感應(yīng)結(jié)）提供強(qiáng)反型的2倍費(fèi)米勢(shì)22§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1、VDS2、VBS●●●●●●●●●1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響23§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的因素1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響qVsEcEvEiEFVs=2fFEcEvEFpqfFqfFqVsEFnEi2425§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響Cox為MOS結(jié)構(gòu)柵下氧化層的電容，與介電常數(shù)及介質(zhì)層厚度有關(guān)。Cox越大，單位電壓的變化引起的電荷變化越大，或閾值電壓越小制作薄而致密的優(yōu)質(zhì)氧化層，可在一定程度上達(dá)到提高Cox的目的選用高介電常數(shù)材料，如Si3N4、Al2O3并用SiO2過(guò)渡以減少界面態(tài)，形成所謂MNOSFET和MAOSFET26§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響功函數(shù)：某種材料的費(fèi)米能級(jí)與真空中自由電子能級(jí)之差修正功函數(shù)：在MOS結(jié)構(gòu)中，金屬和半導(dǎo)體中費(fèi)米能級(jí)與SiO2導(dǎo)帶邊緣的能量差電子親和勢(shì)：從導(dǎo)帶到真空的電勢(shì)能，對(duì)于半導(dǎo)體，在表面處將一個(gè)導(dǎo)帶底上的電子移到真空中所需做的功，即c=E0-Ec真空E0EFMEcEvEFSEiEc(SiO2)En27§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響

可見(jiàn)，半導(dǎo)體功函數(shù)（修正功函數(shù)）與摻雜濃度有關(guān)，反映在En或費(fèi)米勢(shì)上（費(fèi)米能級(jí)EFS的位置），每2個(gè)數(shù)量級(jí)約0.1V（eV)真空E0EFMEcEvEFSEiEc(SiO2)En28每2個(gè)數(shù)量級(jí)約0.1V（eV)929金屬與半導(dǎo)體的功函數(shù)（修正功函數(shù)）各不相同，當(dāng)它們形成MOS結(jié)構(gòu)時(shí)，為滿足熱平衡時(shí)費(fèi)米能級(jí)處處相等的要求，將在半導(dǎo)體表面引起能帶彎曲30為消除功函數(shù)差引起的能帶彎曲以使硅中無(wú)電場(chǎng)，所需“另加的”柵壓就是功函數(shù)差（修正功函數(shù)差）對(duì)應(yīng)的電壓——平帶電壓（中的Vms)EFMEcEvEFSEiAlSiO2P-SiEFMEcEvEFSEiAlSiO2P-SiEg/231符號(hào)問(wèn)題例子：Al-p-Si(NA=1014cm-3)MOS結(jié)構(gòu)接觸后，金屬電位高于半導(dǎo)體，相當(dāng)于正電壓作用，使表面能帶向下彎曲。欲使之平直，需在金屬側(cè)加一負(fù)壓在n溝MOSFET中在正的閾值電壓中減去Vms，相當(dāng)于正的Vms已使能帶下彎，再加上一點(diǎn)正壓使表面勢(shì)達(dá)到2倍費(fèi)米勢(shì)即可。同樣，Qox>0，則也應(yīng)減去相應(yīng)電壓3233§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響NA(ND)通過(guò)費(fèi)米勢(shì)（以及功函數(shù)）影響VT每2個(gè)數(shù)量級(jí)約0.1V(eV)影響不大真空E0EFMEcEvEFSEiEc(SiO2)En34§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響NA(ND)通過(guò)場(chǎng)感應(yīng)結(jié)耗盡層空間電荷影響VT體效應(yīng)系數(shù)35襯底雜質(zhì)濃度越大，其變化對(duì)VT的影響越大，是因?yàn)殡s質(zhì)濃度越大，越不易達(dá)到表面強(qiáng)反型。同時(shí)可見(jiàn)：tox通過(guò)Cox影響VT圖7-10襯底雜質(zhì)濃度對(duì)閾值電壓的影響

36襯底反偏VBS通過(guò)NA(ND)影響QBmax，從而改變VT即不同的NA下，VBS對(duì)VT的影響也不同371.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響圖7-11襯底偏置電壓所產(chǎn)生的閾值電壓漂移隨襯底濃度的變化

381.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響襯底雜質(zhì)濃度N可以通過(guò)φF、Vms及QBmax影響VT，其中影響最大者為QBmax，故現(xiàn)代MOS工藝中常用離子注入技術(shù)調(diào)整溝道區(qū)局部N來(lái)調(diào)整VTNs為注入劑量綜上所述：39§7.2MOSFET的閾值電壓二、影響MOSFET閾值電壓的諸因素分析1.偏置電壓的影響2.柵電容Cox3.功函數(shù)差Φms4.襯底雜質(zhì)濃度的影響5.氧化膜中電荷的影響界面態(tài)電荷（界面陷阱電荷）半導(dǎo)體表面晶格周期中斷，存在“懸掛鍵”（高密度局部能級(jí)）。束縛電子帶負(fù)電荷，俘獲空穴則帶正電荷。這種由懸掛鍵引起的表面電子狀態(tài)稱為表面態(tài)，與SiO2交界，又稱界面態(tài)其帶電狀態(tài)與能帶彎曲有關(guān)，且有放電馳豫時(shí)間，應(yīng)盡量降低其密度圖7-12SiO2-Si系統(tǒng)中的電荷40固定氧化物電荷可動(dòng)離子電荷電離陷阱電荷位于界面SiO2側(cè)20nm的區(qū)域內(nèi)，密度約1011cm-2，帶正電荷。一般認(rèn)為是界面附近存在未充分氧化的Si離子—過(guò)剩硅離子及氧空位特點(diǎn)：固定正電荷，不隨表面勢(shì)或能帶彎曲程度而變化與硅摻雜濃度及類型無(wú)關(guān)，與SiO2膜厚度無(wú)關(guān)與生長(zhǎng)條件（氧化速率）、退火條件和晶體取向有關(guān)起因于進(jìn)入SiO2層中的Na+、K+、Li+等輕堿金屬離子及H+離子特點(diǎn)：室溫可動(dòng)，溫度和電場(chǎng)作用可使之移動(dòng)。X-射線、γ射線、高能/低能電子束等照射SiO2膜時(shí)產(chǎn)生電子-空穴對(duì)，若同時(shí)存在電場(chǎng)，則電場(chǎng)使電子-空穴分離，正柵壓的電場(chǎng)使部分電子移向柵極并泄放，多余空穴在未被硅側(cè)電子補(bǔ)償時(shí)積聚在界面附近形成正電荷層4142上述4種電荷的作用統(tǒng)歸于Qox——等效電荷電荷本身與半導(dǎo)體表面的距離不同，對(duì)表面狀態(tài)的影響也不同。距離越近，影響越強(qiáng)。故等效為界面處的薄層電荷由Vms、Qox及N的共同作用使器件呈增強(qiáng)型或耗盡型對(duì)n-MOS：Qox若較大，則易為耗盡型。欲得增強(qiáng)型，需控制Qox，并適當(dāng)提高襯底濃度對(duì)p-MOS：VT總是負(fù)值，易為增強(qiáng)型。欲得耗盡型，需采用特殊工藝或結(jié)構(gòu)，如制作p預(yù)反型層，或利用Al2O3膜的負(fù)電荷效應(yīng)，制作Al2O3/SiO2復(fù)合柵等。43當(dāng)NA<1015cm-3時(shí)，VT基本與NA無(wú)關(guān)而由Qox決定當(dāng)NA>1015cm-3時(shí)，VT隨NA上升明顯，且逐漸由負(fù)變正隨Qox增大，轉(zhuǎn)變點(diǎn)對(duì)應(yīng)的NA增大當(dāng)Qox>1012cm-2時(shí)，即使NA>1017cm-3，仍有VT<0所以，欲獲得增強(qiáng)型(VT>0)，可以提高襯底濃度NA降低氧化層中電荷量Qox圖7-13室溫下Al柵MOS結(jié)構(gòu)VT隨N、Qox變化的理論曲線（VBS=0）

44§7.2MOSFET的閾值電壓三、關(guān)于反型程度劃分的討論在以前的討論中，以表面勢(shì)達(dá)到2倍費(fèi)米勢(shì)，即反型層載流子濃度等于體內(nèi)多子濃度為表面強(qiáng)反型的標(biāo)志實(shí)際上，MOS器件工作在不同的柵壓下，其反型程度和反型載流子濃度變化規(guī)律也不同圖7-6表面電子濃度與表面勢(shì)的關(guān)系

4546MOS結(jié)構(gòu)中半導(dǎo)體表面電荷密度與表面勢(shì)的關(guān)系47圖7-14耗盡層及反型層電荷及其總電荷與表面勢(shì)的關(guān)系曲線48弱反型區(qū)dVs/dVGB較大，且近似為常數(shù)，而強(qiáng)反型時(shí)斜率變得很小，中反型區(qū)過(guò)渡綜上所述：1、Vs=2φF時(shí)，ns=pB0，但Qn很小，故在前述討論中忽略是合理的2、Vs=2φF時(shí)，Qn很小，以至在中反型區(qū)內(nèi)變化緩慢，其屏蔽作用和xdmax的真正實(shí)現(xiàn)都有較大誤差。故當(dāng)VGB較大時(shí)，假定Vs=2φF進(jìn)入強(qiáng)反型，才不會(huì)引入太大誤差。3、強(qiáng)反型需要Qn的屏蔽作用，使xd→xdmax。Vs=2φF時(shí)，ns=pB0是以所用襯底的濃度為標(biāo)準(zhǔn)，若NA很低，則ns也將很小，故是相對(duì)標(biāo)準(zhǔn)，不能保證屏蔽作用。圖7-15表面勢(shì)與柵-襯底電壓的關(guān)系49圖7-16單位面積反型層電荷與柵-襯底電壓的關(guān)系

50§7.3MOSFET的I-V特性和直流特性曲線一、MOSFET的電流-電壓特性三、MOSFET的特性曲線四、MOSFET的直流參數(shù)二、弱反型（亞閾值）區(qū)的伏安特性

51§7.3MOSFET的I-V特性和直流特性曲線一、MOSFET的電流-電壓特性目的：方法：獲得IDS隨VGS和VDS的變化關(guān)系，即BCoxGVFB52xnnp0y1y2y3ynxyzx,y,znnn0MOSFET溝道中載流子分布示意圖JFET溝道中載流子分布示意圖xyy1y2y353圖7-17n溝MOSFET結(jié)構(gòu)(a)及電荷分布(b)示意圖54假設(shè)：源接觸電極與溝道源端之間、漏接觸電極與溝道漏端之間的壓降可忽略反型層中載流子的遷移率μn為常數(shù)溝道電流為漂移電流溝道與襯底之間的反向泄漏電流為零跨過(guò)氧化層而保持反型層電荷的沿x方向的電場(chǎng)分量Ex與溝道中使載流子沿溝道長(zhǎng)度y方向運(yùn)動(dòng)的電場(chǎng)分量Ey無(wú)關(guān)，且即滿足緩變溝道近似溝道電場(chǎng)y方向變化很小y方向電場(chǎng)也很小55計(jì)算：強(qiáng)反型情況下，離開(kāi)源端y處，表面感應(yīng)總電荷面密度Qs(y)溝道電流ID沿溝道y方向產(chǎn)生壓降V(y)，此時(shí)表面勢(shì)MOS結(jié)構(gòu)強(qiáng)反型所需柵壓其中故表面開(kāi)始（已經(jīng)）強(qiáng)反型時(shí)BCoxGVFB56此時(shí)，場(chǎng)感應(yīng)結(jié)耗盡層中（電離受主）電荷面密度p-n結(jié)外加電壓p-n結(jié)接觸電勢(shì)差則說(shuō)明強(qiáng)反型后，多余的VGS用于Qn(y)由歐姆定律57n溝MOSFET基本I-V方程58

因?yàn)椋?dāng)VDS很小時(shí)，溝道壓降影響甚微，溝道中各處電子濃度近似相同，整個(gè)溝道近似為一個(gè)歐姆電阻，其阻值為：59VDSIDSVGSVGS'I'DsatVGS-VTIDsat①②③非飽和區(qū)

因?yàn)?，?dāng)VDS很小時(shí)，溝道壓降影響甚微，溝道中各處電子濃度近似相同，整個(gè)溝道近似為一個(gè)歐姆電阻，因?yàn)閂DS增大，溝道壓降V(y)由源到漏上升，使柵絕緣層上壓降由源到漏下降，反型層逐漸減薄，QB增加，Qn減小此時(shí)，溝道漏端反型層消失，溝道被夾斷（預(yù)夾斷），漏極電流達(dá)最大值Idsat稱飽和漏源電流溝道夾斷在y=L點(diǎn)時(shí)對(duì)應(yīng)的VDS=VGS-VT，稱為飽和漏源電壓VDsat=VDsat夾斷點(diǎn)處保持V(y)=VDsat=VGS-VT的溝道壓降，并隨VDS的增加而向源端移動(dòng)，夾斷點(diǎn)與溝道漏端之間形成夾斷區(qū)增加的漏源電壓降落在夾斷區(qū)上，夾斷區(qū)電場(chǎng)增大，緩變溝道近似不再成立6061關(guān)于絕緣層中的電場(chǎng)Eox：在源端y=0，tox兩側(cè)壓降Vox為VGS(>VT)，Eox由柵極指向源極隨y增大，V(y)，tox兩側(cè)壓降為VGS-V(y),Eox由柵極指向溝道區(qū)在夾斷點(diǎn)，V(y)=VGS-VT(VDsat)，tox兩側(cè)壓降為VT，Eox由柵極指向溝道區(qū)在夾斷點(diǎn)漏端側(cè)某處V(y)=VGS，Vox=0，Eox=0對(duì)于耗盡型nMOSFET，VT<0，VDsat>VGS，則在夾斷點(diǎn)源端側(cè)有Eox=0金屬柵極SiO2n+n+y0LtoxSDGVGSVGSV(y)0VGSVGSVGSVGS-VTEox=0VDS62曾經(jīng)假設(shè)溝道載流子遷移率為常數(shù)實(shí)際上，由于Ex的散射，以及半導(dǎo)體表面存在更多的缺陷和其它散射中心，使溝道載流子遷移率比體內(nèi)的遷移率低得多另外，遷移率的變化與垂直方向場(chǎng)強(qiáng)Ex密切相關(guān)關(guān)于溝道中載流子遷移率63亞閾值電流：VGS<VT時(shí)，器件處于弱反型狀態(tài)的漏極電流從轉(zhuǎn)移特性曲線可以看出：強(qiáng)反型導(dǎo)電到亞閾值導(dǎo)電是連續(xù)過(guò)渡的。亞閾值電流對(duì)器件的影響：1.增大截止漏極電流2.開(kāi)關(guān)特性變壞（開(kāi)關(guān)時(shí)間）3.增大動(dòng)態(tài)功耗4.開(kāi)關(guān)電路動(dòng)態(tài)噪聲容限5.動(dòng)態(tài)電路結(jié)點(diǎn)電平的保持6.信號(hào)失真以及噪聲弱反型狀態(tài)：§7.3MOSFET的I-V特性和直流特性曲線二、弱反型（亞閾值）區(qū)的伏安特性

存在亞閾值電流，且與強(qiáng)反型電流規(guī)律不同。64無(wú)論長(zhǎng)溝或短溝MOSFET，ID并不在VGS＝VT時(shí)突然截止，VGS<VT時(shí)仍有微（較）小電流從漏極流向源極，這個(gè)電流被稱為亞閾值電流或次開(kāi)啟電流，通常用IDsub表示。

亞閾值導(dǎo)電與強(qiáng)反型導(dǎo)電的機(jī)構(gòu)不相同。強(qiáng)反型溝道電子的主要運(yùn)動(dòng)方式是漂移，溝道電流的主要成分是漂移流。而在亞閾值區(qū)，漏極電流仍然是電子電流，但是溝道電子的主要運(yùn)動(dòng)方式是擴(kuò)散．亞閾值電流的主要成分是擴(kuò)散流。

柵源電壓調(diào)變溝道區(qū)的表面勢(shì)，源區(qū)到溝道區(qū)之間的電子勢(shì)壘高度依賴于溝道區(qū)表面勢(shì)。隨著柵極電位升高，表面勢(shì)數(shù)值增大，溝道區(qū)源端電子勢(shì)能降低，從源區(qū)到溝道區(qū)的電子勢(shì)壘高度因而下降，于是從源區(qū)就會(huì)向溝道區(qū)注入更多的電子，從而使亞閾值電流增大。短溝道中的亞閾值導(dǎo)電與npn晶體管基區(qū)中的電流傳輸相似。6566(7-34)根據(jù)上述分析可得亞閾值漏極電流:

(7-37)定義反型層內(nèi)電勢(shì)下降kT/q時(shí)的距離為有效溝道厚度，則近似有

在閾值電壓附近的弱反型區(qū)中，漏極電流隨表面勢(shì)VS的增大而以指數(shù)關(guān)系上升。對(duì)于漏源電壓VDS，當(dāng)其大于約3kT/q時(shí)，其所在指數(shù)項(xiàng)迅速減小而趨于零。即當(dāng)漏源電壓超過(guò)3kT/q以后，弱反型亞閾值漏極電流幾乎與漏源電壓無(wú)關(guān)。67圖7-19長(zhǎng)溝道MOSFET的亞閾值特性[6]襯底偏置(VBS)影響閾值電壓。當(dāng)VGS<VT時(shí)，亞閾值漏極電流確實(shí)是隨柵源電壓VGS的增大而呈指數(shù)規(guī)律上升，而且?guī)缀跖c漏源電壓無(wú)關(guān)。

68§7.3MOSFET的I-V特性和直流特性曲線三、MOSFET的特性曲線1、輸出特性曲線非飽和區(qū)飽和區(qū)截止區(qū)輸出特性曲線描繪IDS~VDS(VGS)關(guān)系曲線分4個(gè)區(qū)：非飽和區(qū)：VDS<VDsat,，IDS~VDS近似線性關(guān)系，可調(diào)電阻區(qū)飽和區(qū)：VDsat<VDS<BVDS，溝道漏端夾斷，IDS達(dá)飽和值IDsat截止區(qū)：半導(dǎo)體表面沒(méi)有強(qiáng)反型導(dǎo)電溝道，僅有反向漏電流擊穿區(qū)：反偏漏-襯結(jié)擊穿，IDS劇增69圖(a)是以襯底電位為參考點(diǎn)，以VGB為參量的輸出特性圖(b)是以源極電位為參考點(diǎn)，以VGS為參量的輸出特性由于參考電位的不同，圖(a)相當(dāng)于圖(b)向右平移VSB，即VDB比VDS大VSB，VDB=VDS+VSB同時(shí)，VGB=VGS+VSB（左、右兩圖中對(duì)應(yīng)曲線的溝道導(dǎo)電狀況相同）襯底偏置（背柵）的作用70均以源極為參考電位時(shí)，隨襯底反偏增大，漏極電流減小

襯底反偏增大使半導(dǎo)體表面耗盡層加寬，電荷增加，反型溝道中載流子（電荷）減少，導(dǎo)電能力減小計(jì)算電流-電壓方程時(shí)僅考慮了V(y)的作用，未計(jì)入VBS圖7-21不同VSB值下的MOSFET輸出特性曲線

71§7.3MOSFET的I-V特性和直流特性曲線三、MOSFET的特性曲線2、轉(zhuǎn)移特性曲線

作為電壓控制器件，轉(zhuǎn)移特性表征柵源輸入電壓VGS對(duì)漏源輸出電流IDS的控制能力與JFET一樣，MOSFET的轉(zhuǎn)移特性可從輸出特性曲線族上得到耗盡型MOSFET增強(qiáng)型MOSFET72耗盡型增強(qiáng)型P溝n溝P溝n溝電路符號(hào)轉(zhuǎn)移特性輸出特性73§7.3MOSFET的I-V特性和直流特性曲線四、MOSFET的直流參數(shù)1、閾值電壓VT對(duì)耗盡型器件，又稱夾斷電壓；對(duì)增強(qiáng)型器件，又稱開(kāi)啟電壓它是通過(guò)VGS的變化，使導(dǎo)電溝道產(chǎn)生/消失的臨界電壓，是VGS能夠：①抵消金-半接觸電勢(shì)差②補(bǔ)償氧化層中電荷③建立耗盡層電荷（感應(yīng)結(jié)）④提供反型的2倍費(fèi)米勢(shì)74§7.3MOSFET的I-V特性和直流特性曲線四、MOSFET的直流參數(shù)2、零柵壓漏源電流IDSS定義：當(dāng)VGS=0時(shí)的飽和漏源電流。對(duì)于耗盡型MOSFET，VGS=0時(shí)已有導(dǎo)電溝道。IDSS對(duì)應(yīng)于VGS=0時(shí)輸出特性曲線飽和區(qū)的電流值，或者轉(zhuǎn)移特性曲線與縱軸的交點(diǎn)，故又稱飽和漏極電流（不同于IDsat）

?？梢?jiàn)：IDSS與原始溝道導(dǎo)電能力有關(guān)：寬長(zhǎng)比、遷移率、原始溝道厚度(VT~ns)、Cox……75§7.3MOSFET的I-V特性和直流特性曲線四、MOSFET的直流參數(shù)3、導(dǎo)通電阻對(duì)于增強(qiáng)型MOSFET，VGS=0時(shí)，源、漏之間為兩背靠背的p-n結(jié)，VDS作用下，VGS=0時(shí)的IDS為截止漏電流。實(shí)際上是p-n結(jié)的反向漏電流，對(duì)Si-p-n結(jié)主要是勢(shì)壘產(chǎn)生電流。工作在非飽和區(qū)的MOSFET，當(dāng)VDS<<VGS-VT時(shí)，輸出特性是直線（線性區(qū)），溝道的導(dǎo)電能力相當(dāng)于一個(gè)電阻（壓控電阻）。定義：VDS很小時(shí)，VDS與IDS之比為導(dǎo)通電阻，記為Ron.76§7.3MOSFET的I-V特性和直流特性曲線四、MOSFET的直流參數(shù)4、柵源直流輸入阻抗RGS5、最大耗散功率PCM柵源直流絕緣電阻。取決于柵氧化層的絕緣電阻值。一般在109Ω以上。MOSFET輸入阻抗遠(yuǎn)高于BJT和JFET耗散功率PC將轉(zhuǎn)變?yōu)闊崃渴蛊骷郎?，性能劣化。保證器件正常工作所允許的PC為PCM，或稱最大功耗。MOSFET的耗散功率主要耗散在溝道區(qū)，特別是夾斷區(qū)。777879現(xiàn)象：IDSS很大，超出設(shè)計(jì)要求，夾斷電壓高。原因：襯底材料雜質(zhì)補(bǔ)償嚴(yán)重；柵絕緣層中正離子過(guò)多?，F(xiàn)象：夾不斷。還有點(diǎn)漏電。原因：柵極斷裂；局部溝道穿通；p-n結(jié)退化，漏電?，F(xiàn)象：漏源穿通，短路。原因：柵氧化層斷裂；擴(kuò)散沾污使漏源短路；光刻針孔導(dǎo)致漏源經(jīng)鋁柵短路。80現(xiàn)象：跨導(dǎo)小原因：工藝原因造成漏、源串聯(lián)電阻過(guò)大；工藝原因造成表面遷移率嚴(yán)重下降?，F(xiàn)象：駝背，過(guò)渡區(qū)出現(xiàn)塌陷原因：刻鋁電極時(shí)對(duì)版不準(zhǔn)?，F(xiàn)象：飽和特性不好，飽和區(qū)不夠平坦。原因：襯底材料電阻率太高；工藝原因?qū)е聹系里@著變短。81現(xiàn)象：低擊穿，擊穿電壓低。原因：擴(kuò)散時(shí)磷沾污，在漏結(jié)處出現(xiàn)合金點(diǎn)；各種原因?qū)е聹系雷兌?，源漏?shì)壘穿通；

p-n結(jié)劣化，擊穿電壓下降。現(xiàn)象：尾巴原因：源漏電極與源漏擴(kuò)散區(qū)接觸不良，測(cè)試探針與電極接觸不良；源漏區(qū)摻雜濃度低；使VDS經(jīng)一個(gè)接觸壓降后才起作用?，F(xiàn)象：VGS＝0時(shí)，圖示儀顯示雙線。原因：襯底接地不良。82現(xiàn)象：VGS＝0的曲線漂移原因：可動(dòng)離子沾污；磷硅玻璃中磷含量大；現(xiàn)象：柵電流大，柵源短路。原因：柵氧化層針孔；柵氧化層破壞。83§7.4MOSFET頻率特性一、MOSFET的交流小信號(hào)參數(shù)二、MOSFET的交流小信號(hào)等效電路

三、MOSFET的頻率參數(shù)

1、跨導(dǎo)截止頻率2、截止頻率fT3、最高振蕩頻率fM4、溝道渡越時(shí)間τ四、提高M(jìn)OSFET頻率性能的途徑

1、提高遷移率2、縮短溝道長(zhǎng)度3、減小寄生電容84§7.5MOSFET頻率特性一、MOSFET的交流小信號(hào)參數(shù)+--

+-

+SDGBVDS0VGS0VSB0IDMOSFET的柵跨導(dǎo)gm(跨導(dǎo)）小信號(hào)襯底跨導(dǎo)gmb小信號(hào)漏端電導(dǎo)gds電壓放大系數(shù)mΔVGSID+ΔID+--

+-

+SDGBVDS0VGS0VSB0-

+MOSFET的柵跨導(dǎo)gm(跨導(dǎo)）小信號(hào)襯底跨導(dǎo)gmb小信號(hào)漏端電導(dǎo)gds電壓放大系數(shù)mMOSFET的柵跨導(dǎo)gm(跨導(dǎo)）小信號(hào)襯底跨導(dǎo)gmb小信號(hào)漏端電導(dǎo)gds電壓放大系數(shù)mΔVBSID+ΔID+--

+-

+SDGBVDS0VGS0VSB0-

+MOSFET的柵跨導(dǎo)gm(跨導(dǎo)）小信號(hào)襯底跨導(dǎo)gmb小信號(hào)漏端電導(dǎo)gds電壓放大系數(shù)mΔVDSID+ΔID+--

+-

+SDGBVDS0VGS0VSB0-

+MOSFET的柵跨導(dǎo)gm(跨導(dǎo)）小信號(hào)襯底跨導(dǎo)gmb小信號(hào)漏端電導(dǎo)gds電壓放大系數(shù)mΔVGSIDS=c+--

+-

+SDGBVDS0VGS0VSB0-

+ΔVDS-

+85MOSFET的柵跨導(dǎo)gm(跨導(dǎo)）漏極電流微分增量與柵源電壓微分增量之比，表示柵源電壓VGS對(duì)漏極電流IDS的控制能力——與JFET的跨導(dǎo)有相同的意義器件工作在非飽和區(qū)時(shí)，跨導(dǎo)gm僅隨漏極電壓VDS線性增大在飽和區(qū)中，跨導(dǎo)gms僅隨柵源電壓VGS線性變化實(shí)際MOSFET中的附加串聯(lián)電阻導(dǎo)致跨導(dǎo)的實(shí)際值低于理論值。實(shí)際作用在溝道上的有效柵壓：實(shí)際起作用的漏源電壓：86兩者溝道導(dǎo)電能力隨柵源電壓變化規(guī)律不同。在JFET中是VGS的平方根與溝道厚度關(guān)系。兩者VGS的范圍也不同。VDSIDSVGS=0VGS<0VGS>0MOSFETJFETMOSFET的跨導(dǎo)JFETMOSFET非飽和區(qū)跨導(dǎo)與VGS、VDS有關(guān)飽和區(qū)跨導(dǎo)僅與VGS有關(guān)非飽和區(qū)跨導(dǎo)gm僅隨VDS線性增大飽和區(qū)，跨導(dǎo)gms僅隨VGS線性變化欲使87小信號(hào)襯底跨導(dǎo)gmb漏極電流微分增量與襯底偏置電壓微分增量之比，表示襯底偏置電壓VBS對(duì)漏極電流IDS的控制能力背柵：襯底偏置——表面耗盡層厚度——空間電荷面密度——反型層電荷密度——溝道導(dǎo)電能力計(jì)及空間電荷（耗盡層）影響的I-V方程為：與空間電荷有關(guān)項(xiàng)VDS構(gòu)成V(y)VBS構(gòu)成反偏按p-n結(jié)電壓-電荷規(guī)律88《半導(dǎo)體器件物理與工藝》[美]施敏p223b理想結(jié)構(gòu)中忽略或歸入VT關(guān)于表面（場(chǎng)感應(yīng)結(jié)）耗盡層電荷關(guān)于表面勢(shì)Vs和2倍費(fèi)米勢(shì)-VFB-VFB半導(dǎo)體表面電勢(shì)和其特征值的關(guān)系89從VT通式（7-22）(y)帶入（7-52）從y=0,V(0)=0到y(tǒng)=L,V(L)=VDS積分，可得γ90QBmax張屏英《晶體管原理》P25791QBmax第一項(xiàng)與（7-54）相同，表示柵絕緣層電容控制的表面場(chǎng)效應(yīng)晶體管的電特性第二項(xiàng)與（6-11）相似，表示溝道壓降和襯底反偏作用下，場(chǎng)感應(yīng)結(jié)非平衡，耗盡層寬度隨之變化的電特性，即JFET特性其中，2φF~VD;VBS~VGS可看作理想MOS與JFET的并聯(lián)92小信號(hào)漏端電導(dǎo)gds漏極電流微分增量與漏源電壓微分增量之比，表示漏源電壓VDS對(duì)漏極電流IDS的控制能力

gds隨VDS增大而線性減小，即由非飽和區(qū)向飽和區(qū)，IDS隨VDS的變化趨緩，以至進(jìn)入飽和區(qū)不再隨VDS變化

在線性區(qū)，即VDS很小，忽略后且正是導(dǎo)通電阻的倒數(shù)。93電壓放大系數(shù)m漏源電壓微分增量與柵源電壓微分增量之比，表示漏極電流IDS不變，漏源電壓VDS與柵源電壓VGS之間的相對(duì)變化關(guān)系動(dòng)態(tài)電阻無(wú)窮大，但實(shí)際MOSFET的動(dòng)態(tài)電阻都是有限值，因?yàn)椋?、溝道長(zhǎng)度調(diào)制效應(yīng)2、漏區(qū)電場(chǎng)的靜電反饋效應(yīng)在飽和區(qū)94溝道長(zhǎng)度調(diào)制效應(yīng)VDS>VDsat后，夾斷點(diǎn)向源端移動(dòng)，形成夾斷區(qū)，使溝道有效長(zhǎng)度縮短L減小，則IDsat增大，說(shuō)明溝道長(zhǎng)度減小，電阻減小。為有限值95漏區(qū)電場(chǎng)的靜電反饋效應(yīng)發(fā)自漏區(qū)的電力線有部分終止在溝道載流子電荷上，導(dǎo)致隨漏源電壓增大，溝道電子密度增大，溝道電導(dǎo)增大，漏源電流不完全飽和。溝道較短，襯底濃度較低時(shí)，漏-襯結(jié)和溝-襯結(jié)的耗盡層隨VDS很快擴(kuò)展，圖7-23漏區(qū)電場(chǎng)靜電反饋效應(yīng)示意圖96二、MOSFET的交流小信號(hào)等效電路SDGBgd97GSDB本征部分MOSFET小信號(hào)參數(shù)物理模型SGD0Ly溝道SiO2襯底MOSFET的R、C分布參數(shù)模型二、MOSFET的交流小信號(hào)等效電路98SGDMOSFET小信號(hào)參數(shù)等效電路1、柵極電位變化引起溝道電導(dǎo)變化形成交變漏極電流2、輸出交變電壓在漏導(dǎo)上形成電流3、柵極電壓變化對(duì)柵漏電容充放電電流99SGDB較完整的MOSFET小信號(hào)等效電路Cgs:柵源之間分布電容的等效電容Cgd:等效的柵漏電容Rgs:對(duì)柵源電容充放電的等效溝道串聯(lián)電阻(≈2/5Ron)Rs、Rd:源、漏區(qū)串聯(lián)電阻JFET100與JFET比較：1、Cgd定義相同，在線性區(qū)各為CG(Cg)的一半2、Cgs定義不同，JFET為CG的一半；MOSFET為CG3、飽和區(qū)MOSFET：Cgs占大半，Cgd≈0QI、Qch之與Cgs101§7.4MOSFET頻率特性三、MOSFET的頻率參數(shù)

1、跨導(dǎo)截止頻率2、截止頻率fT3、最高振蕩頻率fM4、溝道渡越時(shí)間tCgsRgsRLrdsgmsug+-+-usuoug+-交流小信號(hào)等效電路輸出特性及負(fù)載線輸入輸出+VDDRARBRLMOST線性放大器基本電路102飽和狀態(tài)，溝道夾斷，溝道電阻增大CgsRgsRLrdsgmsug+-+-usuoug+-103高頻時(shí)——高頻下飽和區(qū)跨導(dǎo)1042、截止頻率fTCgsRgsRLrdsgmsug+-+-usuoug+-igid計(jì)算fT的等效電路（3個(gè)電容）定義：當(dāng)輸入電流ig與交流短路輸出電流id相等時(shí)對(duì)應(yīng)的頻率，記為fT.輸入回路中，Cgs的容抗隨f的上升而減小，使ig上升，同時(shí)ug下降，gmug也下降?！×艘患?jí)近似105跨導(dǎo)（截止角頻率）從電壓對(duì)電流的關(guān)系（電壓放大系數(shù)）定義標(biāo)準(zhǔn)截止頻率從電流對(duì)電流的關(guān)系定義標(biāo)準(zhǔn)，要計(jì)入3個(gè)電容但是，它們都是Cgs上電壓ug隨頻率的變化關(guān)系的反映，僅角度不同。106寄生參數(shù)的影響：3個(gè)電容—并聯(lián)在輸入端，對(duì)Cgs起分流作用，幫助Cgs增大ig—并聯(lián)在輸出端，對(duì)輸出電流起分流作用，gmsug的一部分流過(guò)該電容，使id減小—連接在輸入、輸出端之間，使輸入電容為密勒效應(yīng)1073、最高振蕩頻率fMCgsRgsRL=rdsrdsgmsug+-usug+-計(jì)算fM的等效電路igidid/2當(dāng)功率增益Kp=1時(shí)對(duì)應(yīng)的頻率為最高振蕩頻率fM當(dāng)輸入、輸出端均共軛匹配，且認(rèn)為反饋電容時(shí)，有最大功率增益。ug108可見(jiàn)，隨頻率上升，KP下降。當(dāng)KP=1時(shí)，對(duì)應(yīng)的定義為最高振蕩頻率Cgs：減小，容抗上升，ug增大，使有效輸入功率增大gms：增大，同樣輸入條件下，輸出電流增大rds：增大，提高負(fù)載電阻（輸出阻抗），同樣電流下，功率提高Rgs：減小，提高ug，提高輸入效率1094、溝道渡越時(shí)間t指載流子從源擴(kuò)散區(qū)到達(dá)漏擴(kuò)散區(qū)所需時(shí)間。溝道中各處電場(chǎng)不同忽略了QBmax隨y的變化110溝道渡越時(shí)間是溝道長(zhǎng)度與平均場(chǎng)強(qiáng)下漂移速度之比的4/3。多出的1/3與電場(chǎng)分布有關(guān)。111§7.4MOSFET頻率特性四、提高M(jìn)OSFET頻率性能的途徑

1、提高遷移率2、縮短溝道長(zhǎng)度3、減小寄生電容112§7.4MOSFET頻率特性四、提高M(jìn)OSFET頻率性能的途徑

1、提高遷移率①改進(jìn)工藝：MOST的表面遷移率與SiO2-Si界面及其附近的帶電中心、缺陷以及界面平整度密切相關(guān)，若采用合理的工藝，以獲得低界面電荷、高平整度的優(yōu)質(zhì)柵氧化層，將會(huì)使表面遷移率大為提高。②采用高遷移率材料：最有希望的材料是InP和GaAs。InP薄膜中的電子場(chǎng)效應(yīng)遷移率的實(shí)測(cè)值高達(dá)7350cm2／Vs。GaAs帶隙寬，其電子遷移率也很高，然而其相當(dāng)高的界面態(tài)電荷密度又使其應(yīng)用受到限制。利用Si3N4

膜做柵絕緣層可大大降低界面態(tài)密度。③盡可能采用n溝MOSFET結(jié)構(gòu)，mn>mp113§7.4MOSFET頻率特性四、提高M(jìn)OSFET頻率性能的途徑

1、提高遷移率④采用埋溝結(jié)構(gòu)：利用體內(nèi)遷移率高于表面遷移率的特點(diǎn)，將導(dǎo)電溝道從表面移至體內(nèi)。

導(dǎo)電溝道層用外延或離子注入法形成。MOST工作時(shí)，柵壓使溝道最表面耗盡(甚至反型)。柵壓變化時(shí)表面耗盡層寬度改變，導(dǎo)電溝道截面隨之變化，從而調(diào)制漏極電流。可見(jiàn)，埋溝MOST的工作原理與JFET或MESFET十分相似。埋溝器件一般工作于耗盡模式，但也可工作于增強(qiáng)模式。114§7.4MOSFET頻率特性四、提高M(jìn)OSFET頻率性能的途徑2、縮短溝道長(zhǎng)度LateralDoubleDiffusedMOSFETV-GrooveMOSFET先后進(jìn)行p及n+擴(kuò)散，L取決于兩次擴(kuò)散結(jié)深之差輕摻雜漂移區(qū)有利于提高漏極耐壓115§7.4MOSFET頻率特性四、提高M(jìn)OSFET頻率性能的途徑3、減小寄生電容116與雙極器件相比：MOSFET為多子器件，因其溝道遷移率隨溫度上升而下降，在大電流下溝道電流具有負(fù)的溫度系數(shù)。這種電流隨溫度上升而下降的負(fù)反饋效應(yīng)使MOS器件不存在電流集中和二次擊穿的限制問(wèn)題。在小信號(hào)下，MOS器件的輸出電流id與輸入電壓ug可近似呈線性關(guān)系，而雙極型器件電流與電壓呈指數(shù)關(guān)系變化。故其可在足夠?qū)挼碾娏鞣秶鷥?nèi)用作線性放大器。MOS器件輸入阻抗高，作功率開(kāi)關(guān)時(shí)需要的驅(qū)動(dòng)電流小，轉(zhuǎn)換速度快；作功率放大時(shí)增益大且穩(wěn)定性好。MOSFET的不足之處在于飽和壓降及導(dǎo)通電阻都較雙極器件大。解決這方面的問(wèn)題將是發(fā)展MOSFET的努力方向?！?.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)117§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)一、MOSFET的功率特性

1、MOSFET的高頻功率增益2、最大輸出功率和耗散功率3、MOSFET的安全工作區(qū)(SOA)二、功率MOSFET結(jié)構(gòu)三、功率MOS器件的導(dǎo)通電阻118§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)一、MOSFET的功率特性

1、MOSFET的高頻功率增益2、最大輸出功率和耗散功率3、MOSFET的安全工作區(qū)(SOA)119§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)一、MOSFET的功率特性

1、MOSFET的高頻功率增益CgsRgsRL=rdsrdsgmsug+-usug+-計(jì)算fM的等效電路igidid/2當(dāng)輸入、輸出端均共軛匹配，且認(rèn)為反饋電容時(shí)，有最大功率增益。計(jì)入了源極串聯(lián)電阻Rs但僅考慮Rgs上的輸入功率，故Kpm與Rs無(wú)關(guān)120§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)一、MOSFET的功率特性2、最大輸出功率和耗散功率MOSFET在甲類狀態(tài)下運(yùn)用時(shí)，輸出電壓的最大擺幅值為電流的最大擺幅值為圖7-27MOSFET的共源輸出特性

121§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)一、MOSFET的功率特性3、MOSFET的安全工作區(qū)（SOA）不存在局部電流集中問(wèn)題由：最大漏極電流漏源擊穿電壓最大功耗線組成MOSFET的安全工作區(qū)大于雙極型器件的安全工作區(qū)圖7-28MOSFET的安全工作區(qū)

122§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)二、功率MOSFET結(jié)構(gòu)1、兩維橫向結(jié)構(gòu)①偏置柵MOS結(jié)構(gòu)②橫向DMOSFET(LD-MOSFET)2、三維垂直結(jié)構(gòu)①垂直漏網(wǎng)柵結(jié)構(gòu)②垂直漏極V-MOST（VV-MOST或簡(jiǎn)稱V-MOS）③垂直漏UMOS（VUMOS）123§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)二、功率MOSFET結(jié)構(gòu)1、兩維橫向結(jié)構(gòu)①偏置柵MOS結(jié)構(gòu)延伸漏區(qū)防止漏源穿通，提高漏壓場(chǎng)板結(jié)構(gòu)改善柵邊緣電場(chǎng)集中,進(jìn)一步改善擊穿特性引入了附加串聯(lián)電阻，增加功耗圖7-29偏置柵功率MOSFET結(jié)構(gòu)示意圖124§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)1、兩維橫向結(jié)構(gòu)②橫向DMOSFET(LD-MOSFET)兩次擴(kuò)散控制形成小的溝道長(zhǎng)度延伸漏區(qū)可提高漏壓圖7-30LDMOSFET結(jié)構(gòu)示意圖

125§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)二、功率MOSFET結(jié)構(gòu)2、三維垂直結(jié)構(gòu)①垂直漏網(wǎng)柵結(jié)構(gòu)p+襯底n-外延層p+p+p+p+漏極源極n+n+p多晶硅P+擴(kuò)散形成垂直漏極雙層金屬化電極結(jié)構(gòu)P區(qū)為延伸漏區(qū)n+區(qū)使源與襯底短接網(wǎng)格狀結(jié)構(gòu)增大器件寬長(zhǎng)比126§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)二、功率MOSFET結(jié)構(gòu)2、三維垂直結(jié)構(gòu)①垂直漏網(wǎng)柵結(jié)構(gòu)兩次擴(kuò)散控制形成小的溝道長(zhǎng)度,W/L更大n+p-與源極鋁形成源襯短接n-外延層為延伸漏區(qū)圖7-32VD-MOSFET基本結(jié)構(gòu)示意圖

127§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)二、功率MOSFET結(jié)構(gòu)2、三維垂直結(jié)構(gòu)②垂直漏極V-MOST（VV-MOST或簡(jiǎn)稱V-MOS）垂直結(jié)構(gòu)有利于多單元并聯(lián)兩溝道并聯(lián)可增大電流容量?jī)纱螖U(kuò)散控制形成小的溝道長(zhǎng)度腐蝕V形槽穿過(guò)擴(kuò)散層到n-區(qū)自停止n-延伸漏區(qū)可提高漏壓,減小Cgd圖7-33VVMOST結(jié)構(gòu)示意圖

128§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)二、功率MOSFET結(jié)構(gòu)2、三維垂直結(jié)構(gòu)③垂直漏UMOS（VUMOS）垂直結(jié)構(gòu)有利于多單元并聯(lián)兩溝道并聯(lián)可增大電流容量?jī)纱螖U(kuò)散控制形成小的溝道長(zhǎng)度U形平底結(jié)構(gòu)使n-漂移區(qū)(延伸漏區(qū))中電流更好地展開(kāi),有更低的導(dǎo)通電阻n-延伸漏區(qū)可提高漏壓,減小Cgd圖7-34VUMOST結(jié)構(gòu)示意圖

129§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)三、功率MOS器件的導(dǎo)通電阻功率器件中，延伸漏區(qū)(低摻雜漂移區(qū))引入較大的漏極串聯(lián)電阻，在提高漏極耐壓的同時(shí)影響器件的功率輸出。

盡量減小串聯(lián)電阻是衡量各種器件結(jié)構(gòu)優(yōu)劣的重要標(biāo)志。130§7.5MOSFET功率特性和功率MOSFET結(jié)構(gòu)三、功率MOS器件的導(dǎo)通電阻圖7-35LDMOST的電流擴(kuò)展示意圖[63]圖7-36計(jì)算VVMOST導(dǎo)通電阻的區(qū)域劃分[63]

131§7.6MOSFET開(kāi)關(guān)特性一、MOSFET的本征延遲二、MOSFET的非本征延遲三、NMOS倒相器的延遲時(shí)間

132§7.6MOSFET開(kāi)關(guān)特性一、MOSFET的本征延遲

本征延遲開(kāi)關(guān)過(guò)程是指載流子通過(guò)溝道的傳輸所引起的大信號(hào)延遲開(kāi)關(guān)過(guò)程，它是載流子渡越溝道長(zhǎng)度所經(jīng)歷的過(guò)程，該過(guò)程與傳輸?shù)碾娏鞯拇笮『碗姾傻亩嗌儆嘘P(guān)，與載流子漂移速度有關(guān)，漂移速度越快，本征延遲的過(guò)程越短。

本征延遲過(guò)程的時(shí)間是柵極加上階躍電壓時(shí)刻起，使溝道導(dǎo)通，漏極電流上升到與導(dǎo)通柵壓對(duì)應(yīng)的穩(wěn)態(tài)值所需要的時(shí)間。

本征延遲是指載流子通過(guò)溝道的輸運(yùn)所引起的大信號(hào)延遲，也稱傳輸時(shí)間延遲；

非本征延遲來(lái)源于被驅(qū)動(dòng)的負(fù)載電容充放電以及晶體管-晶體管之間的RC延遲，稱為負(fù)載延遲。實(shí)際電路中，兩種延遲總是同時(shí)存在。

133§7.6MOSFET開(kāi)關(guān)特性一、MOSFET的本征延遲在開(kāi)關(guān)瞬變過(guò)程中，瞬態(tài)漏極電流iD(t)與瞬態(tài)溝道電荷qch(t)間滿足以下關(guān)系本征導(dǎo)通延遲時(shí)間

Qch為與外加VGS對(duì)應(yīng)的穩(wěn)態(tài)溝道總電荷,參見(jiàn)式（7-53）;近似iD(t)=IDS

134在線性區(qū)，VDS→0，可得在飽和區(qū)，以VDS=VGS－VT

在溝道不太長(zhǎng)的器件中，本征導(dǎo)通延遲時(shí)間是比較短的。對(duì)于長(zhǎng)溝道MOS管，本征延遲可達(dá)到甚至超過(guò)負(fù)載延遲。因此減小溝道長(zhǎng)度是減小開(kāi)關(guān)時(shí)間的主要方法。溝道渡越時(shí)間τ135§7.6MOSFET開(kāi)關(guān)特性二、MOSFET的非本征延遲非本征開(kāi)關(guān)時(shí)間受負(fù)載電阻RL、負(fù)載電容CL、峰值柵壓以及柵極輸入電容和電阻的影響。圖7-37電阻負(fù)載倒相器電原理圖

圖7-38MOSFET開(kāi)關(guān)波形示意圖

VGSVGS2VT0tttdtftrts0IDS136§7.6MOSFET開(kāi)關(guān)特性二、MOSFET的非本征延遲延遲過(guò)程：當(dāng)輸入柵極電壓VGS(t)增加時(shí)，信號(hào)源向MOSFET的柵電容CGS和CGD充電。隨著時(shí)間的增加，MOSFET的柵電壓隨著增加，經(jīng)過(guò)一定的時(shí)間延遲，柵電容CGS上電壓達(dá)到閾值電壓VT時(shí)，電流開(kāi)始出現(xiàn)。延遲過(guò)程所經(jīng)歷的時(shí)間稱為延遲時(shí)間，用td表示。上升過(guò)程：當(dāng)VGS超出閾值電壓VT時(shí)，信號(hào)電壓使反型溝道增厚，電流開(kāi)始迅速增大。在上升時(shí)間tr結(jié)束時(shí)，電流達(dá)到最大值，柵極電壓達(dá)到VGS2，MOSFET的導(dǎo)通過(guò)程結(jié)束，所以導(dǎo)通過(guò)程由延遲和上升過(guò)程構(gòu)成。

137§7.6MOSFET開(kāi)關(guān)特性二、MOSFET的非本征延遲儲(chǔ)存過(guò)程：當(dāng)去掉外加?xùn)烹妷簳r(shí)，柵電容CGS放電，使柵源電壓下降，當(dāng)VGS下降到上升時(shí)間結(jié)束時(shí)的柵極電壓VGS2時(shí)，電流才開(kāi)始下降。這個(gè)過(guò)程稱為儲(chǔ)存過(guò)程，這個(gè)過(guò)程所經(jīng)過(guò)的時(shí)間稱為儲(chǔ)存時(shí)間ts。下降過(guò)程：儲(chǔ)存時(shí)間結(jié)束后，柵電容繼續(xù)放電，柵電壓從VGS2進(jìn)一步下降，反型溝道厚度變薄，電流快速下降。當(dāng)VGS小于VT后，MOSFET截止，關(guān)斷過(guò)程結(jié)束。該過(guò)程稱為下降過(guò)程，經(jīng)過(guò)的時(shí)間稱為下降時(shí)間tf。所以關(guān)斷過(guò)程由儲(chǔ)存過(guò)程和下降過(guò)程構(gòu)成。關(guān)斷過(guò)程是導(dǎo)通過(guò)程的逆過(guò)程，因此導(dǎo)通和關(guān)斷時(shí)間是近似相等的。若計(jì)算MOSFET開(kāi)關(guān)時(shí)間，只要計(jì)算導(dǎo)通時(shí)間即可。138§7.6MOSFET開(kāi)關(guān)特性二、MOSFET的非本征延遲設(shè)信號(hào)源內(nèi)阻為rs，柵極輸入電容為Cin1，由輸入電容的充電方程可求得延遲時(shí)間。(7-66)

VGG為峰值柵壓。當(dāng)柵電壓VGS(t)達(dá)到閾值電壓VT時(shí)，導(dǎo)通延遲過(guò)程結(jié)束。

上升時(shí)間

關(guān)斷截止時(shí)間可采用類似的方法求出。139§7.6MOSFET開(kāi)關(guān)特性三、NMOS倒相器的延遲時(shí)間增強(qiáng)型NMOS管柵漏短接，工作在飽和區(qū)圖7-39飽和負(fù)載增強(qiáng)-增強(qiáng)型倒相器

140§7.6MOSFET開(kāi)關(guān)特性圖7-41飽和負(fù)載倒相管的工作點(diǎn)三、NMOS倒相器的延遲時(shí)間141§7.6MOSFET開(kāi)關(guān)特性電容是導(dǎo)致輸出信號(hào)波形相對(duì)輸入信號(hào)波形存在延遲和失真的根本原因輸入回路電容Ci=Cgs+Cgd通過(guò)信號(hào)源內(nèi)阻rs和Rgs充放電，使柵壓相對(duì)信號(hào)源電壓產(chǎn)生延遲和失真：Ci充電達(dá)到VT時(shí)，IDS才上升；Ci放電后，IDS才下降?！狹OSFET的非本征延遲在所討論的飽和負(fù)載增強(qiáng)-增強(qiáng)型倒相器中，輸入電容歸入上一級(jí)的輸出電容中，本級(jí)只考慮輸出回路電容的影響本級(jí)輸出回路的電容歸于輸出端對(duì)地電容的影響圖7-43輸出端對(duì)地電容及其充放電回路

三、NMOS倒相器的延遲時(shí)間142§7.6MOSFET開(kāi)關(guān)特性電容的影響本級(jí)輸出回路的電容歸于輸出端對(duì)地電容的影響，包括：1、倒相管T1漏-襯p-n結(jié)電容2、負(fù)載管T2源-襯p-n結(jié)電容3、下一級(jí)的輸入電容Ci

合稱對(duì)地電容CL輸出電壓=CL電壓T1由導(dǎo)通到截止，輸出電壓隨CL放電由“0”到“1”T1由截止到導(dǎo)通，輸出電壓隨CL充電由“1”到“0”圖7-43輸出端對(duì)地電容及其充放電回路

143§7.6MOSFET開(kāi)關(guān)特性1、截止或關(guān)閉時(shí)間toff2、導(dǎo)通或開(kāi)啟時(shí)間ton假設(shè)：①M(fèi)OS管本身沒(méi)有電荷存儲(chǔ)效應(yīng)，倒相器瞬態(tài)特性僅取決于電路的電容②倒相器的輸入電壓為矩形脈沖③倒相管導(dǎo)通時(shí)，輸出電壓為零④充電僅通過(guò)負(fù)載管⑤放電僅通過(guò)倒相管實(shí)際上也只有結(jié)電容充放電存儲(chǔ)電荷，又歸入電容有利于確定起始時(shí)間不考慮飽和壓降，便于確定電壓起始和終止邊界條件不考慮倒相管的泄漏，單一電流容易計(jì)算不考慮放電時(shí)負(fù)載管的電流，便于計(jì)算三、NMOS倒相器的延遲時(shí)間144§7.6MOSFET開(kāi)關(guān)特性三、NMOS倒相器的延遲時(shí)間1、截止或關(guān)閉時(shí)間toffT1截止（倒相器）（開(kāi)關(guān)）定義：倒相器由導(dǎo)通躍變到截止的關(guān)閉時(shí)間toff為輸出電壓由最終穩(wěn)定值的10%上升到90%的時(shí)間，對(duì)輸出電壓而言，又可稱為上升時(shí)間。圖7-42倒相器的輸入輸出電壓波形

145§7.6MOSFET開(kāi)關(guān)特性三、NMOS倒相器的延遲時(shí)間1、截止或關(guān)閉時(shí)間toffT1截止（倒相器）（開(kāi)關(guān)）某一時(shí)刻VGS1=0，倒相管T1截止，CL開(kāi)始通過(guò)負(fù)載管充電由假設(shè)④146V1=VDD-VT為常數(shù)，是輸出電壓的最大值或穩(wěn)定值并且可見(jiàn)，VT越小，邏輯擺幅越大由假設(shè)③，t=0時(shí)，uo(0)=0，得積分常數(shù)a1=1147148§7.6MOSFET開(kāi)關(guān)特性三、NMOS倒相器的延遲時(shí)間2、導(dǎo)通或開(kāi)啟時(shí)間ton假設(shè)⑤：放電僅通過(guò)倒相管T1導(dǎo)通，CL通過(guò)T1放電定義：倒相器由截止躍變到導(dǎo)通的開(kāi)啟時(shí)間ton為輸出電壓由最終穩(wěn)定值的90%下降到10%的時(shí)間，對(duì)輸出電壓而言，又可稱為下降時(shí)間149P1：T1截止，T2導(dǎo)通；CL充電完成

VDS1=VDD-VT=VCL=uo(t)=V1輸入矩形脈沖，T1柵源電壓躍變

│VGS1│>│VT│假設(shè)①,無(wú)存儲(chǔ),T1由工作點(diǎn)P1躍變至P2溝道導(dǎo)通，有相應(yīng)于VDS1的IDS1IDS1使CL放電隨VCL下降，VDS1減小工作點(diǎn)沿輸出特性曲線由P2到P3再到P4P2-P3段為T1的飽和區(qū)P3-P4段為T1的非飽和區(qū)P3點(diǎn)為臨界飽和（分界點(diǎn)、夾斷點(diǎn)）VDS1=VGS1-VT，│VGS1-VT│=│uo(t)│導(dǎo)通過(guò)程：圖7-44倒相管在導(dǎo)通過(guò)程中的工作點(diǎn)150飽和區(qū)：流經(jīng)T1的電流CL的放電電流由假設(shè)⑤及電流連續(xù)性原理說(shuō)明飽和區(qū)輸出電壓與時(shí)間成線性關(guān)系，——恒流對(duì)電容充(放)電圖7-44倒相管在導(dǎo)通過(guò)程中的工作點(diǎn)151于是，開(kāi)啟時(shí)間中，T1飽和段部分圖7-44倒相管在導(dǎo)通過(guò)程中的工作點(diǎn)152非飽和區(qū)：153§7.7MOSFET擊穿特性二、漏源擊穿一、MOSFET的柵擊穿154§7.7MOSFET擊穿特性一、MOSFET的柵擊穿當(dāng)VGS=BVGS時(shí)，柵極下面絕緣層被擊穿是不可逆擊穿，一般使柵極與襯底短路而使器件失效理論上，柵氧化膜的擊穿場(chǎng)強(qiáng)為(5~10)8×106V/cm，且隨氧化膜質(zhì)量而下降擊穿時(shí)，擊穿點(diǎn)電流密度可達(dá)106~1010A/cm2，峰值溫度4000K由于柵絕緣層有很高的絕緣電阻，柵電容很小，柵氧化層很薄，所以，要特別注意MOS器件的柵保護(hù)問(wèn)題測(cè)試和使用時(shí)，要十分小心避免靜電，存放時(shí)使各極短路及使用防靜電包裝在器件設(shè)計(jì)時(shí)，在柵輸入端引入保護(hù)結(jié)構(gòu)圖7-45用齊納二極管進(jìn)行柵保護(hù)的結(jié)構(gòu)

155§7.7MOSFET擊穿特性二、漏源擊穿1、漏源雪崩擊穿漏-襯底p-n結(jié)雪崩擊穿溝道雪崩擊穿雪崩注入現(xiàn)象雪崩注入現(xiàn)象應(yīng)用——柵調(diào)制擊穿柵擊穿漏源擊穿雪崩擊穿勢(shì)壘穿通柵調(diào)制溝道雪崩寄生晶體管156柵電極覆蓋情況襯底電阻率和結(jié)深氧化層厚度柵極電壓極性和大小漏-襯底p-n結(jié)雪崩擊穿——柵調(diào)制擊穿圖7-46柵電極對(duì)漏區(qū)電場(chǎng)分布的影響157漏-襯底p-n結(jié)雪崩擊穿——柵調(diào)制擊穿圖7-47pMOST(a)和nMOST(b)的擊穿特性曲線柵、漏兩側(cè)的電壓決定了邊緣電場(chǎng)強(qiáng)度。

158二、漏源擊穿1、漏源雪崩擊穿溝道雪崩擊穿（溝道擊穿）在夾斷區(qū)，特別是短溝器件中，VDS在溝道方向上建立較強(qiáng)電場(chǎng)，使溝道中載流子通過(guò)碰撞電離和雪崩倍增產(chǎn)生大量電子-空穴對(duì)。與溝道載流子同型的載流子匯入溝道電流，導(dǎo)致漏極電流劇增而擊穿，相反型號(hào)載流子通常被襯底吸收，形成寄生襯底電流的一部分。溝道雪崩倍增擊穿只出現(xiàn)在短溝nMOST中。這主要是因?yàn)殡娮拥碾婋x率隨場(chǎng)強(qiáng)增加而很快上升，空穴的電離率差不多比電子的低一個(gè)數(shù)量級(jí)，并且要在較高場(chǎng)強(qiáng)下才隨電場(chǎng)增強(qiáng)而上升，所以在pMOST中不出現(xiàn)溝道雪崩倍增擊穿。

159雪崩注入現(xiàn)象（熱載流子效應(yīng)）漏（源）對(duì)襯底的擊穿電壓蠕變：時(shí)間約1秒；在①處ID越大，轉(zhuǎn)移越快；在②處降低VDS，再加壓，直接呈現(xiàn)②；在500℃退火后，重新測(cè)試，呈現(xiàn)①并轉(zhuǎn)移到②。此現(xiàn)象由雪崩注入引起：即漏結(jié)雪崩過(guò)程產(chǎn)生的電子或空穴注入到柵氧化層中，使之帶電。柵氧化層帶電將屏蔽柵電場(chǎng)，使漏極電場(chǎng)減弱。這時(shí)要達(dá)到擊穿臨界場(chǎng)強(qiáng)，必須提高漏極電壓VD，故表現(xiàn)為擊穿電壓增大擊穿電流越大，可能注入的載流子（電荷）越多，漏極擊穿電壓蠕動(dòng)越快圖7-50MOST漏源擊穿特性的測(cè)量電路(a)和Walk-out現(xiàn)象(b)

160Si中電子進(jìn)入SiO2需越過(guò)3.15eV的勢(shì)壘，越過(guò)勢(shì)壘的概率為2.8×10-5Si中空穴進(jìn)入SiO2需越過(guò)3.8eV的勢(shì)壘，越過(guò)勢(shì)壘的概率為4.6×10-8電子比空穴更容易注入最終決定注入載流子類型的是柵漏之間電場(chǎng)的方向：

n溝器件的電場(chǎng)促進(jìn)空穴的注入

p溝器件的電場(chǎng)促進(jìn)電子的注入故p溝MOSFET的雪崩注入現(xiàn)象更為顯著161雪崩注入現(xiàn)象的應(yīng)用（EPROM）浮置柵雪崩注入MOS器件（FAMOS）—FloatinggateAvalancheinjectionMOS迭柵雪崩注入MOS器件（SAMOS）—SuperposedgateAvalancheinjectionMOS多晶硅柵被包在SiO2中，形成浮置柵極。當(dāng)VDS使漏結(jié)雪崩時(shí)，電子注入浮柵，并逐漸使表面反型而出現(xiàn)導(dǎo)電溝道（寫入）。在浮柵SiO2上再做一外柵作為控制柵極，浮柵作為存儲(chǔ)柵。雪崩時(shí)，在控制柵上加正電壓可促進(jìn)電子的注入，故可在較低漏壓下使浮柵存儲(chǔ)較多電荷

當(dāng)用紫外光照射或在控制柵上加較大偏壓時(shí)，浮柵電子吸收光子能量或在電場(chǎng)作用下，再次越過(guò)勢(shì)壘，通過(guò)襯底或外柵釋放（擦除）圖7-51雪崩注入MOS器件結(jié)構(gòu)簡(jiǎn)圖162二、漏源擊穿2、漏源勢(shì)壘穿通——短溝器件漏源耐壓的限制因素之一VDS作用于n+-p-n+之間（n-MOSFET)，對(duì)源n+-p結(jié)為正偏，對(duì)漏p-n+為反偏。在短溝道器件中，溝道雜質(zhì)濃度又較低時(shí)，反偏漏p-n+結(jié)空間電荷區(qū)向源端擴(kuò)展至與源n+-p結(jié)空間電荷區(qū)相連時(shí)，發(fā)生漏、源勢(shì)壘穿通。此時(shí)，正偏源結(jié)注入，反偏漏結(jié)收集，電流IDS急劇增大，發(fā)生勢(shì)壘穿通下的漏源擊穿。按單邊突變結(jié)近似，BVDS下耗盡層寬度等于溝道長(zhǎng)度時(shí)：163二、漏源擊穿2、漏源勢(shì)壘穿通——短溝器件漏源耐壓的限制因素之一漏源穿通導(dǎo)電的機(jī)理與雙極晶體管基區(qū)穿通的機(jī)理有相似之處，也有區(qū)別:

對(duì)于MOST，從開(kāi)始穿通再增加VDS時(shí)，由于兩勢(shì)壘區(qū)電場(chǎng)、電勢(shì)的重新分布，從源到溝道區(qū)的電子的勢(shì)壘高度隨之降低，從而導(dǎo)致漏極電流上升。雙極晶體管從基區(qū)穿通開(kāi)始增加Vce時(shí)，同樣引起勢(shì)壘區(qū)電場(chǎng)、電勢(shì)重新分布，從發(fā)射區(qū)到基區(qū)的勢(shì)壘高度降低。結(jié)果使集電極電流很快上升。實(shí)驗(yàn)發(fā)現(xiàn)，MOSFET的Vpt的實(shí)測(cè)值要比按簡(jiǎn)單一維理論的估算值高很多，簡(jiǎn)單一維理論認(rèn)為漏源兩PN結(jié)勢(shì)壘連通就是穿通。然而未穿通前M0ST的源結(jié)或?yàn)榱闫驗(yàn)榉雌ㄈQ于襯底偏置），剛開(kāi)始穿通時(shí)源到溝道區(qū)的勢(shì)壘很高，必須將VDS增加到足夠高才會(huì)使勢(shì)壘高度降下來(lái)，并引起電流急劇增大。在雙極晶體管中．未穿通前的發(fā)射結(jié)是正偏的、穿通時(shí)的勢(shì)壘已經(jīng)比較低，只要稍稍增加一點(diǎn)Vce就足以使Ic開(kāi)始急劇增大，所以一維理論的估算值與實(shí)測(cè)是一致的。更為重要的是，在M0ST中要考慮到柵極電位對(duì)穿通電壓的作用。柵極電位低于漏極電位時(shí)，漏區(qū)發(fā)出的場(chǎng)強(qiáng)線的一部分終止在柵電極，改變近表面處漏p-n結(jié)勢(shì)壘寬度，使之趨向于縮小，因而更不容易穿通。

1641.漏源雪崩擊穿2.漏源（勢(shì)壘）穿通

柵調(diào)制擊穿溝道雪崩倍增擊穿雪崩注入現(xiàn)象及其應(yīng)用

3.寄生NPN晶體管擊穿寄生晶體管對(duì)漏源擊穿電壓的影響

圖7-48寄生npn晶體管對(duì)MOSFET擊穿特性的影響(a)及寄生晶體管模型(b)165§7.8MOSFET溫度特性一、遷移率隨溫度的變化二、閾值電壓與溫度的關(guān)系三、MOSFET主要參數(shù)的溫度關(guān)系166§7.8MOSFET溫度特性一、遷移率隨溫度的變化

MOSFET漏極電流的溫度效應(yīng)主要是由于溝道中載流子的有效遷移率μn和閾值電壓VT與溫度有關(guān)。因此器件的溫度特性將由μn~T及VT~T變化關(guān)系共同決定。MOSFET反型層中，當(dāng)表面電荷密度<1012cm-2時(shí)，電子和空穴的有效遷移率為常數(shù)（不隨場(chǎng)強(qiáng)變化），且等于體內(nèi)遷移率的一半。故隨溫度上升，遷移率下降，b因子具有負(fù)溫度系數(shù)167§7.8MOSFET溫度特性二、閾值電壓與溫度的關(guān)系在很寬的溫度范圍內(nèi)，忽略Qox與溫度的關(guān)系，可得即，閾值電壓的溫度系數(shù)與費(fèi)米勢(shì)的有相同符號(hào)168看看費(fèi)米勢(shì)隨溫度的變化對(duì)于p型硅：169EcEvEiT濃度升高EF同號(hào)170171即：n-MOS的閾值電壓隨溫度升高而下降

p-MOS的閾值電壓隨溫度升高而上升且在-55~+125℃范圍內(nèi)，閾值電壓隨溫度的變化基本上都是線性的172§7.8MOSFET溫度特性三、MOSFET主要參數(shù)的溫度關(guān)系1、漏極電流的溫度特性

漏極電流的溫度系數(shù)非飽和區(qū)<0>0VDS<VDsat=VGS-VT當(dāng)(VGS-VT)較大時(shí)，遷移率的溫度系數(shù)支配漏極電流的溫度特性，a<0當(dāng)(VGS-VT)較小時(shí)，閾值電壓的作用占主導(dǎo)地位，a>0可選取適當(dāng)?shù)?VGS-VT)，使漏極電流的溫度系數(shù)等于零——零溫度系數(shù)工作條件173§7.8MOSFET溫度特性三、MOSFET主要參數(shù)的溫度關(guān)系2、跨導(dǎo)的溫度特性

跨導(dǎo)的溫度系數(shù)3、漏極電導(dǎo)的溫度特性

漏極電導(dǎo)的溫度系數(shù)在線性區(qū)，略去VDS非飽和區(qū)跨導(dǎo)的溫度系數(shù)為負(fù)值，因其在非飽和區(qū)內(nèi)僅與遷移率的溫度系數(shù)有關(guān)在非飽和區(qū)，漏極電導(dǎo)與漏極電流有相似的溫度特性174飽和區(qū)1、漏極電流的溫度系數(shù)2、跨導(dǎo)的溫度系數(shù)3、漏極電導(dǎo)的溫度系數(shù)