上海交通大學(xué)-微機(jī)原理-第1章-微機(jī)系統(tǒng)導(dǎo)論

微機(jī)系統(tǒng)組成微機(jī)硬件系統(tǒng)結(jié)構(gòu)微處理器組成存儲(chǔ)器概述微機(jī)工作過程微機(jī)系統(tǒng)的主要性能指標(biāo)第一章微機(jī)系統(tǒng)導(dǎo)論1盡管該計(jì)算機(jī)有諸多不足（如存儲(chǔ)容量小、體積大、耗電多、可靠性差、使用不便等），但當(dāng)時(shí)對(duì)它的速度還是相當(dāng)滿意。它的誕生宣布了電子計(jì)算機(jī)時(shí)代的到來。

世界上第一臺(tái)數(shù)字電子計(jì)算機(jī)1946年在美國(guó)陸軍阿伯丁彈道實(shí)驗(yàn)室研制成功，取名為ENIAC(ElectronicNumericalIntegratorandCalculator)。18000多個(gè)電子管、6000余個(gè)開關(guān)、7000個(gè)電阻、10000個(gè)電容器和50萬條連線，重達(dá)30噸，占地170平方米，耗電140千瓦，運(yùn)算速度5000次加法/秒。第一臺(tái)計(jì)算機(jī)（一）2第一臺(tái)計(jì)算機(jī)（二）3第1代電子計(jì)算機(jī)特點(diǎn)是使用電子管，20世紀(jì)40年末和50年代初獲得重大發(fā)展；第2代電子計(jì)算機(jī)于20世紀(jì)50年代中期問世，晶體管代替電子管，并增加了浮點(diǎn)運(yùn)算；

1964年4月IBM360系統(tǒng)問世，成為使用集成電路的第3代電子計(jì)算機(jī)的著名代表；

計(jì)算機(jī)發(fā)展經(jīng)歷4代（一）按構(gòu)成元件經(jīng)歷4個(gè)時(shí)代。70年以后，出現(xiàn)使用超大規(guī)模集成電路的第4代電子計(jì)算機(jī)，目前使用的計(jì)算機(jī)都屬于第四代計(jì)算機(jī)；4計(jì)算機(jī)發(fā)展經(jīng)歷4代（二）第1代電子計(jì)算機(jī)代表機(jī)型IBM709大型機(jī)

第2代電子計(jì)算機(jī)代表機(jī)型IBM7094控制臺(tái)外觀

第3代電子計(jì)算機(jī)代表機(jī)型IBM360計(jì)算機(jī)系統(tǒng)第4代計(jì)算機(jī)（自1971年開始）580年代開始研制第5代電子計(jì)算機(jī)，即智能計(jì)算機(jī)，它是一種有知識(shí)、會(huì)學(xué)習(xí)、能推理的計(jì)算機(jī)，具有能理解自然語(yǔ)言、聲音、文字和圖像的能力，并且具有說話的能力，使人機(jī)能夠用自然語(yǔ)言直接對(duì)話。

計(jì)算機(jī)發(fā)展經(jīng)歷4代（三）第6代電子計(jì)算機(jī)是模仿人的大腦判斷能力和適應(yīng)能力，并具有可并行處理多種數(shù)據(jù)功能的神經(jīng)網(wǎng)絡(luò)計(jì)算機(jī)。

6目前，科學(xué)家們正在使計(jì)算機(jī)朝著巨型化、微型化、網(wǎng)絡(luò)化、智能化和多功能化的方向發(fā)展。巨型機(jī)的研制、開發(fā)和利用，代表著一個(gè)國(guó)家的經(jīng)濟(jì)實(shí)力和科學(xué)水平；微型機(jī)的研制、開發(fā)和廣泛應(yīng)用，標(biāo)志著一個(gè)國(guó)家科學(xué)普及的程度。

計(jì)算機(jī)發(fā)展經(jīng)歷4代（四）7第1代微處理器：1972年研制的8位微處理器Intel8008，主要采用工藝簡(jiǎn)單、速度較低的P溝道MOS電路；第2代微處理器：1973年研制的，主要采用速度較快的N溝道MOS技術(shù)的8位微處理器。代表產(chǎn)品有Intel的Intel8085、Motorola的M6800、Zilog的Z80等;第3代微處理器：1978年研制的，主要采用H-MOS新工藝的16位微處理器。其典型產(chǎn)品是Intel的Intel8086;微處理器發(fā)展經(jīng)歷6代（一）8第4代微處理器：1985年起采用超大規(guī)模集成電路的32位微處理器，典型產(chǎn)品有Intel的Intel80386、Zilog的Z8000、惠普公司的HP-32等；1993年Intel公司推出第五代32位微處理器芯片Pentium，外部數(shù)據(jù)總線為64位，工作頻率為66-200MHz；1998年Intel公司推出PentiumⅡ、Celeron，后來又推出PentiumⅢ。第六代都是更先進(jìn)的32位高檔微處理器，工作頻率為300-860MHz，主要用于高檔微機(jī)或服務(wù)器。微處理器發(fā)展經(jīng)歷6代（二）9微處理器(μP,MP-microprocessor)：由一片或幾片大規(guī)模集成電路組成的，具有運(yùn)算器和控制器功能的中央處理器，也稱為微處理機(jī)。大、中、小型中央處理器(CPU-CentralProcessingUnit)，微處理器(MPU-MicroprocessingUnit)微處理器定義10微型計(jì)算機(jī)(microcomputer)：簡(jiǎn)稱μC或MC，以微處理器為核心，配上存儲(chǔ)器、輸入輸出接口電路及系統(tǒng)總線所組成的計(jì)算機(jī)，又稱為主機(jī)或微電腦。把微處理器、存儲(chǔ)器、輸入輸出接口電路組裝在一塊或多塊電路板上或集成在單片芯片上,分別稱為單板機(jī)、多板機(jī)或單片微型計(jì)算機(jī)。微型計(jì)算機(jī)定義11微型計(jì)算機(jī)系統(tǒng)(microcomputersystem)：簡(jiǎn)稱μCS或MCS，指以微型計(jì)算機(jī)為中心，配上相應(yīng)的外圍設(shè)備、電源和輔助電路(通稱硬件)，以及指揮微型機(jī)算機(jī)工作的系統(tǒng)軟件所構(gòu)成的系統(tǒng)。微型計(jì)算機(jī)系統(tǒng)定義12微型計(jì)算機(jī)系統(tǒng)

(μCS)硬件軟件微型計(jì)算機(jī)(μC)外圍設(shè)備電源系統(tǒng)軟件用戶(應(yīng)用)軟件外部設(shè)備過程控制I/O通道A/D，D/A轉(zhuǎn)換器開關(guān)量，信號(hào)指示I/O器鍵盤/顯示器，光電圖形輸入器，語(yǔ)音識(shí)別與合成器行打印機(jī)，繪圖儀，CRT終端外存儲(chǔ)器：磁帶，磁盤，光盤微處理器(μP)內(nèi)存儲(chǔ)器輸入輸出(I/O)接口電路系統(tǒng)總線地址總線(AB)數(shù)據(jù)總線(DB)控制總線(CB)并行串行ROM，PROM，EPROM，EEPROMRAM算術(shù)邏輯單元(ALU)控制單元(CU)寄存器陣列(RA)微型計(jì)算機(jī)系統(tǒng)組成13微處理器:

微機(jī)的計(jì)算、控制中心，用來實(shí)現(xiàn)算術(shù)、邏輯運(yùn)算以及其他操作，并對(duì)全機(jī)進(jìn)行控制。存儲(chǔ)器(主存或內(nèi)存):

用來存儲(chǔ)可以供微處理器直接運(yùn)行的程序或處理的數(shù)據(jù)。輸入/輸出(I/O):

接口芯片是微處理器與外部輸入/輸出設(shè)備之間的接口。微機(jī)硬件系統(tǒng)組成14計(jì)算機(jī)軟件通常分為兩大類：系統(tǒng)軟件和用戶軟件。系統(tǒng)軟件是指不需要用戶干預(yù)的能生成、準(zhǔn)備和執(zhí)行其他程序所需的一組程序。用戶軟件是各用戶為解題或?qū)崿F(xiàn)檢測(cè)與實(shí)時(shí)控制等不同任務(wù)所編制的應(yīng)用程序，它也稱為應(yīng)用軟件。軟件的分級(jí)結(jié)構(gòu)15現(xiàn)代的計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)之間的分界線并不明顯，總的趨勢(shì)是兩者統(tǒng)一融合，在發(fā)展上互相促進(jìn)。人是通過軟件系統(tǒng)與硬件打交道。通常，由人使用程序設(shè)計(jì)語(yǔ)言編制應(yīng)用程序，在系統(tǒng)軟件的干預(yù)下使用硬件系統(tǒng)。微機(jī)系統(tǒng)的組成應(yīng)當(dāng)指出，硬件系統(tǒng)和軟件系統(tǒng)是相輔相成的，共同構(gòu)成微型計(jì)算機(jī)系統(tǒng)，缺一不可。16ROMRAMI/O接口輸入設(shè)備輸出設(shè)備定時(shí)電路微處理器CPU數(shù)據(jù)總線DB控制總線CB地址總線AB硬件系統(tǒng)結(jié)構(gòu)：按總體布局的設(shè)計(jì)要求將各部件構(gòu)成某個(gè)系統(tǒng)的連接方式。用總線將各個(gè)部件連接起來，面向系統(tǒng)的總線結(jié)構(gòu)。典型的微機(jī)硬件系統(tǒng)結(jié)構(gòu)17系統(tǒng)總線：用來傳送信息的公共導(dǎo)線，可以是帶狀的扁平電纜線，也可是印刷電路板上的一層極薄的金屬連線?？偩€結(jié)構(gòu)：系統(tǒng)中各部件均掛在總線上，可使微機(jī)系統(tǒng)的結(jié)構(gòu)比較簡(jiǎn)單，易于維護(hù)，并有更大的靈活性和更好的可擴(kuò)展性。微機(jī)總線結(jié)構(gòu)（一）18所有信息都是通過總線在CPU、M、I/O中間傳送。微機(jī)總線結(jié)構(gòu)（二）根據(jù)傳送信息的內(nèi)容與作用，總線分為3類：數(shù)據(jù)總線(DataBus,DB)地址總線(AddressBus,AB)控制總線(ControlBus,CB)19根據(jù)總線結(jié)構(gòu)組織方式不同，分為：?jiǎn)慰偩€雙總線雙重總線微機(jī)總線結(jié)構(gòu)（三）20

單總線結(jié)構(gòu)：M和I/O使用同一組信息通路，采取分時(shí)操作。結(jié)構(gòu)簡(jiǎn)單，成本低。中低檔微機(jī)采用此結(jié)構(gòu)。MI/O接口CPU外設(shè)單總線結(jié)構(gòu)21

雙總線結(jié)構(gòu)：M和I/O各有一組連通CPU的總線，可同時(shí)操作。拓寬了總線寬度，提高了傳輸效率，高檔微機(jī)采用此結(jié)構(gòu)。

CPU負(fù)擔(dān)加重，可采用專門處理芯片(智能I/O接口)減輕負(fù)擔(dān)。MI/O接口CPU外設(shè)存儲(chǔ)器總線I/O總線雙總線結(jié)構(gòu)22

雙重總線結(jié)構(gòu)：具有局部總線與全局總線，并行操作。提高了數(shù)據(jù)處理和傳輸效率，高檔微機(jī)和工作站采用此結(jié)構(gòu)。緩沖器CPU局部I/O局部總線總線控制邏輯局部MDMA控制器全局M全局I/O全局總線雙重總線結(jié)構(gòu)23由運(yùn)算器、控制器、內(nèi)部寄存器陣列三部分組成。ABDBALUI1OAFRAIRDRRAMARPCI2IDPLA取指控制執(zhí)指控制CPU內(nèi)部DB微處理器結(jié)構(gòu)24又稱為算術(shù)邏輯單元(ArithmeticandLogicUnit,ALU)用來進(jìn)行算術(shù)或邏輯運(yùn)算，以及位移循環(huán)等操作。參加運(yùn)算的兩個(gè)操作數(shù)：一個(gè)來自累加器A(Accumulator)另一個(gè)來自內(nèi)部數(shù)據(jù)總線：數(shù)據(jù)寄存器DR(DataRegister)寄存器陣列RA運(yùn)算結(jié)果送回至累加器A暫存運(yùn)算器251.指令寄存器(InstructionRegister,IR)存放從存儲(chǔ)器取出的將要執(zhí)行的指令(操作碼)。2.指令譯碼器(InstructionDecoder,ID)對(duì)指令寄存器IR中的指令譯碼，確定該指令執(zhí)行什么操作。3.可編程邏輯陣列(ProgrammableLogicArray,PLA)也稱為定時(shí)與控制電路，產(chǎn)生取指令和執(zhí)行指令所需的各種微操作控制信號(hào)?？刂破?6包括若干個(gè)功能不同的寄存器或寄存器組。1.累加器A(Accumulator)算術(shù)邏輯運(yùn)算時(shí)運(yùn)算前：保存一個(gè)操作數(shù)運(yùn)算后：保存結(jié)果2.數(shù)據(jù)寄存器DR(DataRegister)暫存數(shù)據(jù)或指令。從M讀出時(shí)，若讀出的是指令：經(jīng)DR暫存的指令，經(jīng)內(nèi)部DB送到IR若讀出的是數(shù)據(jù)：經(jīng)內(nèi)部DB，送到相關(guān)寄存器或運(yùn)算器內(nèi)部寄存器（一）273.程序計(jì)數(shù)器PC(ProgramCounter)存放正待取出的指令的地址。根據(jù)PC中的指令地址，準(zhǔn)備從M中取出將要執(zhí)行的指令。程序按順序逐條執(zhí)行，PC具有自動(dòng)加1的功能。4.標(biāo)志寄存器F(FlagRegister)寄存執(zhí)行指令時(shí)所產(chǎn)生的結(jié)果或狀態(tài)的標(biāo)志信號(hào)。標(biāo)志位的具體設(shè)置與功能和微處理器型號(hào)有關(guān)。根據(jù)檢測(cè)有關(guān)的標(biāo)志位是0或1，可按不同條件決定程序的流向。內(nèi)部寄存器（二）285.地址寄存器AR(AddressRegister)存放正要取出的指令的地址或操作數(shù)的地址，根據(jù)此地址從存儲(chǔ)器中取出指令。取指令時(shí)：將PC中存放的指令地址送至AR，根據(jù)此地址從M中取出指令；取操作數(shù)時(shí)：將操作數(shù)地址通過內(nèi)部DB送到AR，再根據(jù)此地址從M中取出操作數(shù)；向存儲(chǔ)器存入數(shù)據(jù)時(shí)：首先將待寫入數(shù)據(jù)的地址送到AR，再根據(jù)此地址向M寫入數(shù)據(jù)。6.寄存器陣列RA(RegisterArray)若干通用寄存器和專用寄存器。其設(shè)置和微處理器型號(hào)有關(guān)。內(nèi)部寄存器（三）29

存儲(chǔ)器是微機(jī)的存儲(chǔ)和記憶部件，用來存放程序和數(shù)據(jù)(包括原始數(shù)據(jù)、中間結(jié)果與最終結(jié)果)。在計(jì)算機(jī)內(nèi)部，程序和數(shù)據(jù)都是用0、1二進(jìn)制代碼的形式來表示的。每一個(gè)0或1就叫做1位信息。存儲(chǔ)器基本概念（一）30【字節(jié)(byte)】8位二進(jìn)制代碼為1個(gè)字節(jié)?！咀?word)】2個(gè)字節(jié)組成1個(gè)字，表示16位數(shù)據(jù)?！咀珠L(zhǎng)】計(jì)量處理二進(jìn)制代碼位長(zhǎng)的單位；表示計(jì)算機(jī)數(shù)據(jù)總線上1次能夠處理的信息的位數(shù)；如：8位機(jī)，16位機(jī)，32位機(jī)等?！緝?nèi)存(主存)】?jī)?nèi)存劃分為很多個(gè)存儲(chǔ)單元(稱內(nèi)存單元)。每個(gè)存儲(chǔ)單元存放1個(gè)字節(jié)的二進(jìn)制信息；表示數(shù)據(jù)或指令?！敬鎯?chǔ)容量】存儲(chǔ)單元的總數(shù)目，取決于地址線的根數(shù)。

【地址】賦予每個(gè)存儲(chǔ)單元1個(gè)編號(hào)，通常用16進(jìn)制數(shù)表示。存儲(chǔ)器基本概念（二）31假定存儲(chǔ)器由256個(gè)單元組成，每個(gè)單元存儲(chǔ)8位二進(jìn)制信息，即2568位的讀/寫存儲(chǔ)器。00單元01單元02單元03單元...FE單元FF單元地址譯碼器控制電路00010203EEEF...往返于CPU8位DB來自于CPU的地址從CPU來的讀/寫信號(hào)8位隨機(jī)存取存儲(chǔ)器8位AB存儲(chǔ)體存儲(chǔ)器組成（一）32隨機(jī)存取存儲(chǔ)器由存儲(chǔ)體、地址譯碼器、控制電路組成。隨機(jī)存?。核写鎯?chǔ)單元均可隨機(jī)被訪問，既可以讀出也可以寫入信息。存儲(chǔ)體：若有8根地址線，存儲(chǔ)容量為28=256個(gè)單元，地址編號(hào)00H~FFH（00000000～11111111）地址譯碼器：接收來自AB送來的地址碼，經(jīng)譯碼器譯碼，選中相應(yīng)的某個(gè)存儲(chǔ)單元，從中讀出信息或?qū)懭胄畔??？刂齐娐罚嚎刂拼鎯?chǔ)器的讀/寫操作過程。存儲(chǔ)器組成（二）33讀操作過程

(非破壞性讀出nondestructivereadout,NDRO)10010111...地址譯碼器控制0004FF...DB00000100讀信號(hào)內(nèi)容AB......10010111地址①③②②CPU發(fā)出“讀”信號(hào)給M，指示它準(zhǔn)備把被尋址的04H單元中的內(nèi)容97H放到DB上；③在“讀”信號(hào)作用下，M將04H單元內(nèi)容97H放到DB上，經(jīng)它送至DR，然后由CPU取走該內(nèi)容。①CPU的AR先將地址04H放到AB上，經(jīng)地址譯碼器譯碼選中04H單元；例如：CPU要讀出M的04H單元內(nèi)容10010111(97H)。存儲(chǔ)器讀操作過程34寫操作過程(破壞單元中原來的內(nèi)容)00100110...地址譯碼器控制0008FF...DB00001000寫信號(hào)內(nèi)容AB......00100110地址①②③①CPU的AR先將地址08H放到AB上,經(jīng)地址譯碼器譯碼選中08H單元；③CPU發(fā)出“寫”信號(hào)給M，將內(nèi)容26H寫入被尋址的08H單元。②CPU把DR中的內(nèi)容26H放到DB上；例如：CPU要把DR中的內(nèi)容00100110(26H)，寫入M的08H單元。存儲(chǔ)器寫操作過程35微機(jī)的工作過程就是執(zhí)行程序的過程，而程序由指令序列組成。執(zhí)行程序的過程，就是執(zhí)行指令序列的過程。執(zhí)行每一條指令，都包括取指令與執(zhí)行指令兩個(gè)基本階段，因此微機(jī)的工作過程，也就是不斷地取指令和執(zhí)行指令的過程。微機(jī)工作過程（一）36指令1指令2指令n...程序取出指令指令譯碼操作數(shù)讀出指令執(zhí)行取指執(zhí)指（地址碼）指令周期開始存儲(chǔ)器中存儲(chǔ)的一系列指令結(jié)束操作碼操作數(shù)指令格式（地址碼）假定程序已由輸入設(shè)備存放到內(nèi)存中。當(dāng)計(jì)算機(jī)從停機(jī)狀態(tài)進(jìn)入運(yùn)行狀態(tài)時(shí)，首先把第1條指令所在的地址賦給程序計(jì)數(shù)器PC，然后機(jī)器進(jìn)入取指階段。微機(jī)工作過程（二）37

在取指階段，CPU從內(nèi)存中讀出的內(nèi)容必為指令，DR把它送至IR，然后由指令譯碼器譯碼，控制器發(fā)出相應(yīng)的控制信號(hào)，CPU便知道該條指令要執(zhí)行什么操作。

在取指階段結(jié)束后，機(jī)器進(jìn)入執(zhí)指階段，此時(shí)，CPU執(zhí)行指令所規(guī)定的具體操作。當(dāng)一條指令執(zhí)行完畢以后，就轉(zhuǎn)入了下一條指令的取指階段。周而復(fù)始地循環(huán)，一直進(jìn)行到程序中遇到暫停指令時(shí)方才結(jié)束。微機(jī)工作過程（三）38取指階段是由一系列相同的操作組成的，因此取指階段的時(shí)間總是相同的，它稱為公操作。執(zhí)指階段由不同的事件順序組成，取決于被執(zhí)行指令的類型，因此執(zhí)指階段的時(shí)間從一條指令到下一條指令變化相當(dāng)大。微機(jī)工作過程（四）39指令通常包括操作碼(OPerationCODE)和操作數(shù)(OPerand)。操作碼：表示計(jì)算機(jī)執(zhí)行什么具體操作。操作數(shù)：表示參加操作的數(shù)的本身或操作數(shù)所在的地址，也稱之為地址碼。對(duì)于8位機(jī)，1個(gè)存儲(chǔ)單元只能存放1個(gè)字節(jié)，而指令根據(jù)其所含內(nèi)容不同而有單字節(jié)、雙字節(jié)、3字節(jié)、最多4字節(jié)。微機(jī)工作過程（五）40例：計(jì)算3+2=？程序執(zhí)行過程實(shí)例（一）每條指令規(guī)定了一個(gè)縮寫詞，稱作助記符。編寫程序前，首先查閱所使用的微處理器的指令表，不同系列的微處理器各自具有不同的指令表。機(jī)器碼用二進(jìn)制和十六進(jìn)制兩種形式表示，計(jì)算機(jī)和程序員用它來表示指令。名稱助記符機(jī)器碼說明立即數(shù)取入累加器MOVA,n10110000nB0n雙字節(jié)指令，把指令第2字節(jié)的立即數(shù)n取入累加器A中。加立即數(shù)ADDA,n00000100n04n雙字節(jié)指令，把指令第2字節(jié)的立即數(shù)n與A中的內(nèi)容相加，結(jié)果暫存A。暫停HLT11110100F4停止所有操作41根據(jù)指令表，用助記符形式和十進(jìn)制數(shù)表示的加法運(yùn)算的程序可表達(dá)為：MOVA,3

ADDA,2

HLT模型機(jī)并不認(rèn)識(shí)助記符和十進(jìn)制數(shù)，只認(rèn)識(shí)用二進(jìn)制數(shù)表示的操作碼和操作數(shù)。因此，必須按二進(jìn)制數(shù)的形式來寫程序,即用對(duì)應(yīng)的操作碼代替每個(gè)助記符，用相應(yīng)的二進(jìn)制數(shù)代替每個(gè)十進(jìn)制數(shù)。MOVA,3變成1011000000000011操作碼(MOVA,n)操作數(shù)(3)ADDA,2變成

0000010000000010操作碼(ADDA,n)操作數(shù)(2)HLT變成11110100操作碼(HLT)程序執(zhí)行過程實(shí)例（二）42整個(gè)程序是3條指令5個(gè)字節(jié)。微處理器和存儲(chǔ)器均用1個(gè)字節(jié)存放與處理信息，把這段程序存入存儲(chǔ)器時(shí)，共需要占5個(gè)存儲(chǔ)單元。假設(shè)把它存放在存儲(chǔ)器最前面的5個(gè)單元里，則該程序?qū)⒄加袕?0H～04H這5個(gè)單元。程序執(zhí)行過程實(shí)例（三）43 當(dāng)程序存入存儲(chǔ)器后，開始微機(jī)內(nèi)部執(zhí)行程序的具體操作過程。開始執(zhí)行程序時(shí)，必須先給程序計(jì)數(shù)器PC賦以第1條指令的首地址00H，然后就進(jìn)入第1條指令的取指階段。

取第1條指令的第1字節(jié)的操作過程如下:程序執(zhí)行過程實(shí)例（四）4410110000000000110000010000000010111101000001020304讀4I2RA1011000010110000IDPLA取指控制執(zhí)指控制DB10110000DRIR56700000000AB00AR00000000PC+1123ALUI1OA內(nèi)部DBPC內(nèi)容00H送ARPC自動(dòng)加1AR內(nèi)容放在AB上，并送至M，經(jīng)譯碼，選中00H單元CPU發(fā)出讀命令讀命令控制下，把00H單元內(nèi)容B0H讀到DB上把讀出的內(nèi)容B0H，經(jīng)DB送到DR指令譯碼MOVA,n【取第1條指令的操作】程序執(zhí)行過程實(shí)例（五）45①把PC的內(nèi)容00H送到AR。②一旦PC的內(nèi)容可靠地送入AR后，PC自動(dòng)加1，即由00H變?yōu)?1H。注意，此時(shí)AR的內(nèi)容并沒有變化。③把AR的內(nèi)容00H放在AB上，并送至M，經(jīng)地址譯碼器譯碼，選中相應(yīng)的00H單元。④CPU發(fā)出讀命令。程序執(zhí)行過程實(shí)例（六）46⑤在讀命令控制下，把所選中的00H單元中內(nèi)容即第1條指令的操作碼B0H讀到DB上。⑥把讀出的內(nèi)容B0H經(jīng)DB送到DR。⑦取指階段的最后一步是指令譯碼。因?yàn)槿〕龅氖侵噶畹牟僮鞔a，故DR把它送到IR,然后再送到ID。

經(jīng)過譯碼，CPU“識(shí)別”出這個(gè)操作碼B0H就是MOVA,n指令，于是，它“通知”控制器發(fā)出執(zhí)行這條指令的各種控制命令。這就完成了第1條指令的取指階段。然后轉(zhuǎn)入執(zhí)行第1條指令的階段。程序執(zhí)行過程實(shí)例（七）47經(jīng)過對(duì)操作碼B0H譯碼后，CPU就“知道”這是一條把下一單元中的操作數(shù)取入累加器A的雙字節(jié)指令MOVA,n，所以執(zhí)行第1條指令就必須把指令第2字節(jié)中的操作數(shù)03H取出來。取第1條指令的第2字節(jié)的過程如下：

程序執(zhí)行過程實(shí)例（八）48【取立即數(shù)的操作】ALUI1I2O00000011RAIR0000001100000001IDPLAABDB1011000000000011000001000000001011110100000102030400000011DR01AR00000001PC讀+11234567A內(nèi)部DBPC內(nèi)容01H送ARPC自動(dòng)加1AR內(nèi)容01H放在AB上，并送至M，經(jīng)譯碼，選中01H單元CPU發(fā)出讀命令讀命令控制下，把01H單元內(nèi)容03H讀到DB上把讀出的內(nèi)容03H，經(jīng)DB送到DRDR內(nèi)容經(jīng)內(nèi)部DB送累加器A程序執(zhí)行過程實(shí)例（九）49①把PC的內(nèi)容01H送到AR。②當(dāng)PC的內(nèi)容可靠地送到AR后，PC自動(dòng)加1，變?yōu)?2H。但這時(shí)AR中的內(nèi)容01H并未變化。③AR通過AB把地址01H送到存儲(chǔ)器的地址譯碼器，經(jīng)過譯碼選中相應(yīng)的01H單元。④CPU發(fā)出讀命令。程序執(zhí)行過程實(shí)例（十）50⑤在讀命令控制下，將選中的01H單元的內(nèi)容03H讀到DB上。⑥通過DB把讀出的內(nèi)容送到DR。⑦CPU根據(jù)該條指令具有的字節(jié)數(shù)已知此時(shí)讀出的是操作數(shù)，且指令要求把它送到累加器A,故由DR取出的內(nèi)容就通過內(nèi)部DB送到累加器A。于是第1次執(zhí)指階段完畢，操作數(shù)03H被取入累加器A中；并進(jìn)入第2條指令的取指階段。程序執(zhí)行過程實(shí)例（十一）51取第2條指令的過程與取第1條指令的過程相同，只是在取指階段的最后一步，讀出的指令操作碼04H由DR把它送到IR，經(jīng)過譯碼發(fā)出相應(yīng)的控制信息。當(dāng)ID對(duì)指令譯碼后，CPU就“知道”操作碼04H表示一條加法指令，意即以累加器A中的內(nèi)容作為一個(gè)操作數(shù)，另一個(gè)操作數(shù)在指令的第2字節(jié)中。取第2條指令的第1字節(jié)的過程如下：程序執(zhí)行過程實(shí)例（十二）52【取第2條指令的操作】ALUI1I2O00000011RA000001000000010000000010IDPLAABDB1011000000000011000001000000001011110100000102030400000100DR02AR00000010PC讀+11234567AIR內(nèi)部DBPC內(nèi)容02H送ARAR內(nèi)容02H放在AB上，并送至M，經(jīng)譯碼，選中02H單元PC自動(dòng)加1CPU發(fā)出讀命令讀命令控制下，把02H單元內(nèi)容04H讀到DB上把讀出的內(nèi)容04H，經(jīng)DB送到DR指令譯碼加法指令程序執(zhí)行過程實(shí)例（十三）53執(zhí)行第2條指令，必須取出指令的第2字節(jié)。取第2條指令的第2個(gè)字節(jié)及執(zhí)行指令的過程如下：程序執(zhí)行過程實(shí)例（十四）54【執(zhí)行第2條指令的操作】ALUI1I2O00000101RAIR0000001000000011IDPLAABDB1011000000000011000001000000001011110100000102030400000010DR03AR00000011PC讀+11234567A內(nèi)部DB89PC內(nèi)容03H送ARPC自動(dòng)加1AR內(nèi)容03H放在AB上，并送至M，經(jīng)譯碼，選中03H單元CPU發(fā)出讀命令讀命令控制下，把03H單元內(nèi)容02H讀到DB上把讀出的內(nèi)容02H，經(jīng)DB送到DR指令譯碼,03H經(jīng)內(nèi)部DB送至ALU中的輸入端2A中內(nèi)容送至ALU中的輸入端1，并執(zhí)行加法操作相加結(jié)果05H,由ALU輸出端O,送至累加器A程序執(zhí)行過程實(shí)例（十五）55①把PC的內(nèi)容03H送到AR。②當(dāng)把PC的內(nèi)容可靠地送到AR后，PC自動(dòng)加1。③AR通過AB把地址號(hào)03H送到ID，經(jīng)過譯碼，選中相應(yīng)

的03H單元。④CPU發(fā)出讀命令。⑤在讀命令控制下，把選中的03H單元中的內(nèi)容即數(shù)02H讀至DB上。⑥數(shù)據(jù)通過DB送到DR。程序執(zhí)行過程實(shí)例（十六）56⑦因在對(duì)指令譯碼時(shí)，CPU已知讀出的數(shù)據(jù)02H為操作數(shù)，且要將它與已暫存于A中的內(nèi)容03H相加，故數(shù)據(jù)由DR通過內(nèi)部DB送至ALU的另一輸入端I2。⑧A中的內(nèi)容送ALU的輸入端I1，且執(zhí)行加法操作。⑨把相加的結(jié)果05H由ALU的輸出端O又送到累加器A中。

至此，第2條指令的執(zhí)行階段結(jié)束，A中存入和數(shù)5H，而將原有內(nèi)容03H沖掉。接著，就轉(zhuǎn)入第3條指令的取指階段。程序執(zhí)行過程實(shí)例（十七）57程序中的最后一條指令是HLT?？捎妙愃粕厦娴娜≈高^程把它取出。當(dāng)把HLT指令的操作碼F4H取入DR后,因是取指階段，故CPU將操作碼F4H送IR，再送指令譯碼器ID；經(jīng)譯碼，CPU“已知”是暫停指令，于是控制器停止產(chǎn)生各種控制命令，使計(jì)算機(jī)停止全部操作。此時(shí)，程序已完成3+2的運(yùn)算，并且和數(shù)5已放在累加器中。程序執(zhí)行過程實(shí)例（十八）58微機(jī)系統(tǒng)的主要性能指標(biāo)如下：最佳整體性能評(píng)估與最佳購(gòu)買性能評(píng)估主板的結(jié)構(gòu)與性能微處理器的性能指標(biāo)硬盤的性能指標(biāo)允許配置的外設(shè)數(shù)量總線的性能指標(biāo)軟件的配置微機(jī)系統(tǒng)的主要性能指標(biāo)59最佳整體性能評(píng)估(5方面)

性能(67％)、可用性(17％)、特征(8％)、技術(shù)創(chuàng)新(4%)、價(jià)格(4%)最佳購(gòu)買性能評(píng)估

與整體性能評(píng)估相比，其評(píng)估項(xiàng)目基本相同，但各項(xiàng)權(quán)重不同。價(jià)格(50%)、性能(30％)、可用性(10％)、特征(10％)最佳整體性能評(píng)估與最佳購(gòu)買性能評(píng)估60主板(motherboard)

主板又稱為母板、主機(jī)板、系統(tǒng)板等，是微機(jī)硬件系統(tǒng)中最重要的部件，其結(jié)構(gòu)與性能如何將直接影響到微機(jī)各個(gè)部件之間的相互配合及其整體性能。主板上集中了微機(jī)的主要部件和接口電路：CPU、內(nèi)存條和高速緩存芯片、系統(tǒng)芯片組等直接裝在主板上；硬盤、軟驅(qū)和光驅(qū)通過數(shù)據(jù)總線與主板相連；鼠標(biāo)、鍵盤和各種擴(kuò)充卡經(jīng)外設(shè)接口或擴(kuò)展槽裝或接插在主板上。主板的結(jié)構(gòu)與性能（一）61微處理器支持的能力：包括CPU插槽類型、CPU種類、外頻范圍、電壓范圍；系統(tǒng)芯片組的類型；是否集成顯卡、聲卡、調(diào)制解調(diào)器、網(wǎng)卡；支持內(nèi)存和高速緩存的類型與容量；系統(tǒng)BIOS的版本、功能，是否支持即插即用；擴(kuò)充插槽及I/O接口的數(shù)量、類型；主板的電壓輸出范圍。主板的主要性能指標(biāo)主板的結(jié)構(gòu)與性能（二）62字長(zhǎng)：CPU內(nèi)部一次能同時(shí)處理的數(shù)據(jù)的位數(shù)。8位機(jī)中，16條地址線，尋址范圍是216＝64KB。16位機(jī)中，20條地址線，尋址范圍是220=1024KB=1MB。32位機(jī)中，32條地址線，尋址范圍是232=4GB=4*1024MB

字長(zhǎng)標(biāo)志計(jì)算精度，字長(zhǎng)越長(zhǎng)，精度越高，但制造工藝越復(fù)雜。微機(jī)的字長(zhǎng)有1、4、8、16、32位等多種，相應(yīng)的就有1位機(jī)、4位機(jī)、8位機(jī)、16位機(jī)以及32位機(jī)等。目前，一般用戶最常用的是32位機(jī)。內(nèi)存容量：以字節(jié)為單位計(jì)算的。微處理器的性能指標(biāo)（一）6316位微處理器Intel8086，有24種尋址方式，148條基本指令，能滿足單任務(wù)、單用戶系統(tǒng)的多種應(yīng)用需要。1985年和1989年，Intel先后推出了32位微處理器80386與80486，能勝任多任務(wù)與多用戶系統(tǒng)的復(fù)雜任務(wù)。1993年至今，Intel連續(xù)推出了Pentium/PentiumMMX/PRO/II/III/4系列微處理器，能順利實(shí)現(xiàn)對(duì)多媒體信息的實(shí)時(shí)處理。指令系統(tǒng)：微機(jī)的核心部件微處理器都有各自的指令系統(tǒng)。微處理器的性能指標(biāo)（二）64運(yùn)算速度：微機(jī)性能綜合體現(xiàn)，微處理器執(zhí)行指令的速率。運(yùn)算速度用以衡量計(jì)算機(jī)運(yùn)算的快慢程度，與諸多因素有關(guān)，如機(jī)器主頻、執(zhí)行何種操作、主存本身速度等。

平均速度：根據(jù)不同類型指令在計(jì)算過程中出現(xiàn)的頻繁程度，乘上不同系數(shù)，求得統(tǒng)計(jì)平均值。以執(zhí)行時(shí)間最短的指令的標(biāo)準(zhǔn)來計(jì)算速度。直接給出每條指令的實(shí)際執(zhí)行時(shí)間和機(jī)器的主頻。微處理器的性能指標(biāo)（三）65MIPS(MillionInstructionPerSecond)：每秒內(nèi)執(zhí)行的百萬條指令數(shù)，是微處理器執(zhí)行速度的一種量度方式。8086執(zhí)行速度為0.4~1.3MIPSPentiumIII執(zhí)行速度為300MIPS8086最高主頻為10MHzPentium主頻為100MHzPentiumII最高主頻為450MHzPentiumIII最高主頻為850MHzPentium4