第七章 DSP系統(tǒng)硬件設(shè)計1

第七章DSP系統(tǒng)硬件設(shè)計硬件系統(tǒng)設(shè)計概述防混疊濾波器防混疊濾波器平滑濾波器平滑濾波器ADCADCDACDACTMS320C54x通信口控制口RAMEPROM信號預處理、MUX、程控放大等典型DSP目標板結(jié)構(gòu)框圖2/3/20232硬件系統(tǒng)設(shè)計概述Step1：確定硬件實現(xiàn)方案，畫出硬件系統(tǒng)框圖Step2:選擇器件：DSP芯片，AD/DA器件存儲器，控制邏輯，通信接口器件系統(tǒng)總線，人機接口，電源Step3：原理圖設(shè)計系統(tǒng)結(jié)構(gòu)設(shè)計，模數(shù)混合電路設(shè)計存儲器設(shè)計，通信接口設(shè)計，控制電路設(shè)計電源及時鐘電路設(shè)計Step4：PCB設(shè)計Step5：硬件調(diào)試確定硬件方案器件選型原理圖設(shè)計PCB圖設(shè)計硬件調(diào)試2/3/20233C54xx評估板結(jié)構(gòu)框圖2/3/20234C5402DSP系統(tǒng)基本設(shè)計—電源采用雙電源、低電壓供電以降低整個系統(tǒng)的功耗內(nèi)核電源(CVDD)：3.3v,2.5v,1.8vI/O電源(DVDD)：3.3v2/3/202352/3/20236C5402DSP系統(tǒng)基本設(shè)計—電源采用雙電源、低電壓供電以降低整個系統(tǒng)的功耗內(nèi)核電源(CVDD)：3.3v,2.5v,1.8v為芯片內(nèi)部邏輯提供電源，包括CPU,時鐘及片內(nèi)外設(shè)；I/O電源(DVDD)：3.3v為I/O接口提供電源，大多可以與外部低壓器件接口，而無需外接額外電平轉(zhuǎn)換電路。電壓和電流要求內(nèi)核電壓和I/O電壓加電順序I/O電壓不超過內(nèi)核電壓1.5v，內(nèi)核電壓不超過I/電壓0.5v2/3/20237C5402DSP系統(tǒng)基本設(shè)計—電源C5402電源保護電路電流消耗：芯片激活度CPU激活度外設(shè)及速度2/3/20238C5402電源設(shè)計兩種方案電壓調(diào)整器1電壓調(diào)整器2+5v+3.3v+1.8v方案1電壓調(diào)整器2+1.8v+3.3v+3.3v方案22/3/20239MAX748單電源3.3v3.3v單電源2/3/202310TPS7333固定輸出3.3v2/3/202311可調(diào)輸出3.3v2/3/202312TPS73HD318雙路輸出電源(3.3v/1.8v)2/3/202313復位電路設(shè)計復位的概念由復位輸入引腳(/RS)提供硬件復位，為不可屏蔽中斷，可在任何時刻對C54進行復位；/RS復位脈沖至少5個時鐘周期的低電平；復位后(/RS回到高電平)，CPU從程序存儲器FF80H單元取指令，開始執(zhí)行程序；軟件復位：通過指令方式實現(xiàn)芯片的復位；硬件復位：通過硬件電路實現(xiàn)系統(tǒng)復位上電復位手動復位自動復位2/3/202314上電復位電路利用RC電路的延遲特性產(chǎn)生芯片復位所需要的低電平時間：2/3/202315手動復位電路2/3/202316自動復位電路—WatchDog(1)電源監(jiān)控芯片：TPS370x-xx2/3/202317自動復位電路—TPS370x內(nèi)部結(jié)構(gòu)2/3/202318自動復位電路—TPS370x-xx引腳2/3/202319自動復位電路—Wa