第3章存儲(chǔ)器層次結(jié)構(gòu)-3

計(jì)算機(jī)組成原理

—多層次的存儲(chǔ)器(2)2016-3-23第3章多層次的存儲(chǔ)器3.1存儲(chǔ)器概述3.1.1存儲(chǔ)器的分類3.1.2存儲(chǔ)器的分級(jí)3.1.3主存儲(chǔ)器的技術(shù)指標(biāo)3.2SRAM存儲(chǔ)器3.2.1基本的靜態(tài)存儲(chǔ)元陣列3.2.2基本的SRAM邏輯結(jié)構(gòu)3.2.3讀/寫周期波形圖3.3DRAM存儲(chǔ)器3.3.1DRAM存儲(chǔ)位元的記憶原理3.3.2DRAM芯片的邏輯結(jié)構(gòu)3.3.3讀/寫周期、刷新周期3.3.4存儲(chǔ)器容量的擴(kuò)充3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3.4.1只讀存儲(chǔ)器ROM3.4.2FLASH存儲(chǔ)器3.5并行存儲(chǔ)器3.5.1雙端口存儲(chǔ)器3.5.2多模塊交叉存儲(chǔ)器3.6cache存儲(chǔ)器3.6.1cache基本原理3.6.2主存與cache的地址映射3.6.3替換策略3.6.4cache的寫操作策略3.6.5Pentium4的cache組織3.7虛擬存儲(chǔ)器計(jì)算機(jī)組成原理23.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3.4.1只讀存儲(chǔ)器ROM1、掩膜ROM2、可編程ROM3.4.2FLASH存儲(chǔ)器1、FLASH存儲(chǔ)元2、FLASH存儲(chǔ)器的基本操作3、FLASH存儲(chǔ)器的陣列結(jié)構(gòu)計(jì)算機(jī)組成原理33.4.1只讀存儲(chǔ)器只讀存儲(chǔ)器ROM：工作時(shí)只能讀，不能寫，存儲(chǔ)的數(shù)據(jù)須在工作前寫入，工作可靠，保密性強(qiáng)，主要有兩類：(1)掩模ROM：由生產(chǎn)廠家根據(jù)用戶提供的存儲(chǔ)內(nèi)容，利用掩膜技術(shù)把數(shù)據(jù)寫入存儲(chǔ)器中，制作完成后存儲(chǔ)內(nèi)容固定，不可更改。(2)可編程ROM：制作完成后，存儲(chǔ)內(nèi)容為全1或全0，用戶可根據(jù)需要，利用特殊設(shè)備將內(nèi)容改寫，因改寫次數(shù)不同，分一次編程PROM和多次編程EPROM、E2PROM。計(jì)算機(jī)組成原理43.4.1只讀存儲(chǔ)器1、掩模ROM掩模ROM的陣列結(jié)構(gòu)和存儲(chǔ)元制作原理：若位元為1則將MOS晶體管的柵極G連到行線上，為0時(shí)斷開或接地；讀出原理：位元上的MOS晶體管的漏極加正向電壓時(shí)，若MOS管導(dǎo)通，則位線上有電流表示讀出為1，反之為0；計(jì)算機(jī)組成原理53.4.1只讀存儲(chǔ)器(2)掩膜ROM的邏輯符號(hào)和內(nèi)部邏輯框圖計(jì)算機(jī)組成原理63.4.1只讀存儲(chǔ)器2、光擦除可編程只讀存儲(chǔ)器EPROM：可據(jù)需寫入，當(dāng)需更新時(shí)將原存儲(chǔ)內(nèi)容抹去，再寫入新內(nèi)容。浮柵雪崩注入型MOS管為存儲(chǔ)元的EPROM結(jié)構(gòu)：兩個(gè)柵極G1和G2，G1沒(méi)有引線、被SiO2包圍構(gòu)成浮空刪，G2有引線為控制刪；若漏極D加幾十伏脈沖電壓使溝道中的電場(chǎng)足夠強(qiáng)而造成雪崩，產(chǎn)生大量高能電子，此時(shí)若控制刪G2加正電壓，溝道中的電子穿過(guò)氧化層而注入浮空刪G1，使得G1聚集大量電子(長(zhǎng)期保存)；這種情況下，MOS管的開啟電壓很高，即使控制刪G2為高電平，MOS管也不導(dǎo)通，相當(dāng)于存儲(chǔ)了0；即：浮空刪G1有電子截止存儲(chǔ)0，無(wú)電子導(dǎo)通存儲(chǔ)1計(jì)算機(jī)組成原理73.4.1只讀存儲(chǔ)器讀出原理：二維譯碼的行線接T2的控制柵G2、列線接T1的柵極；片選線CS為高電平時(shí)讀出數(shù)據(jù)，數(shù)據(jù)線D0有電流為1、無(wú)電流為0;擦除原理：紫外光照射浮空刪G1使得其中聚集的電子獲得足夠的能量而穿越氧化層回到襯底中，這樣浮空刪G1無(wú)大量電子而使晶體管導(dǎo)通，相當(dāng)于存入1；擦除結(jié)果：存儲(chǔ)器全1；出廠時(shí)：存儲(chǔ)器全1；寫入0原理：行列線選擇位元后，P端加脈沖寬度為0.1∽1ms的20多伏正脈沖，使得浮空刪聚集大量的電子而使MOS管截止為0；計(jì)算機(jī)組成原理83.4.1只讀存儲(chǔ)器3、電擦除可編程只讀存儲(chǔ)器E2ROME2PROM存儲(chǔ)元存儲(chǔ)元是一個(gè)具有兩個(gè)柵極的NMOS管，如圖(a)和(b)所示，G1是控制柵，它是一個(gè)浮柵，無(wú)引出線；G2是抹去柵，有引出線。在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可產(chǎn)生隧道效應(yīng)。如圖(c)所示，當(dāng)G2柵加20V正脈沖P1時(shí)，通過(guò)隧道效應(yīng)，電子由襯底注入到G1浮柵，相當(dāng)于存儲(chǔ)了“1”。利用此方法可將存儲(chǔ)器抹成全“1”狀態(tài)。如圖(d)所示，漏極D加20v電壓、柵極G2接地，浮柵G1上電子通過(guò)隧道返回襯底而寫入0；浮刪G1有電子導(dǎo)通存儲(chǔ)1，無(wú)電子截止存儲(chǔ)0；擦除結(jié)果：存儲(chǔ)器全1；出廠時(shí)：存儲(chǔ)器全1；計(jì)算機(jī)組成原理93.4.2閃速存儲(chǔ)器FLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是高密度非易失性讀/寫存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性意味著存放的數(shù)據(jù)在沒(méi)有電源的情況下可以長(zhǎng)期保存。總之，它既有RAM的優(yōu)點(diǎn)，又有ROM的優(yōu)點(diǎn)，稱得上是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。1、FLASH存儲(chǔ)元：在EPROM存儲(chǔ)元基礎(chǔ)上發(fā)展起來(lái)的，由此可以看出創(chuàng)新與繼承的關(guān)系。如右圖所示為閃速存儲(chǔ)器中的存儲(chǔ)元，由單個(gè)MOS晶體管組成，除漏極D和源極S外，還有一個(gè)控制柵和浮空柵。存儲(chǔ)原理：浮刪電子多不導(dǎo)通存儲(chǔ)0，浮刪電子少導(dǎo)通存儲(chǔ)1；電擦除；擦除結(jié)果：存儲(chǔ)器全1；出廠時(shí)：存儲(chǔ)器全1；計(jì)算機(jī)組成原理103.4.2閃速存儲(chǔ)器計(jì)算機(jī)組成原理113.4.2閃速存儲(chǔ)器2、FLASH存儲(chǔ)器的基本操作：編程操作、讀取操作、擦除操作；如圖(a)表示編程操作時(shí)存儲(chǔ)元寫0、寫1的情況。實(shí)際上編程時(shí)只寫0，不寫1，因?yàn)榇鎯?chǔ)元擦除后原始狀態(tài)全為1。要寫0，就是要在控制柵C上加正電壓。一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持100年之久而無(wú)需外電源。計(jì)算機(jī)組成原理123.4.2閃速存儲(chǔ)器3、FLASH陣列結(jié)構(gòu)：在某一時(shí)間只有一條行選擇線被激活。讀出方式如下：某個(gè)存儲(chǔ)元原存1：晶體管導(dǎo)通，與它所在位線接通，有電流通過(guò)位線，所經(jīng)過(guò)的負(fù)載上產(chǎn)生一個(gè)電壓降。這個(gè)電壓降送到比較器的一個(gè)輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個(gè)標(biāo)志為邏輯1的電平。某個(gè)存儲(chǔ)元原先存0：晶體管不導(dǎo)通，位線上沒(méi)有電流，比較器輸出端則產(chǎn)生一個(gè)標(biāo)志為邏輯0的電平。計(jì)算機(jī)組成原理133.5并行存儲(chǔ)器3.5.1雙端口存儲(chǔ)器1、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)2、無(wú)沖突讀寫控制3、有沖突讀寫控制3.5.2多模塊交叉存儲(chǔ)器1、存儲(chǔ)器的模塊化組織2、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)3、二模塊交叉存儲(chǔ)器舉例計(jì)算機(jī)組成原理143.5并行存儲(chǔ)器由于CPU和主存儲(chǔ)器之間在速度上是不匹配的，這種情況便成為限制高速計(jì)算機(jī)設(shè)計(jì)的主要問(wèn)題。為了提高CPU和主存之間的數(shù)據(jù)傳輸率，除了主存采用更高速的技術(shù)來(lái)縮短讀出時(shí)間外，還可以采用并行技術(shù)的存儲(chǔ)器。計(jì)算機(jī)組成原理153.5.1雙端口存儲(chǔ)器3.5.1、雙端口存儲(chǔ)器→空間并行1、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)；雙端口存儲(chǔ)器由于同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制電路而得名。由于進(jìn)行并行的獨(dú)立操作，因而是一種高速工作的存儲(chǔ)器，在科研和工程中非常有用。舉例說(shuō)明，雙端口存儲(chǔ)器IDT7133的邏輯框圖，如下頁(yè)圖。左右兩端口都有：地址線→A0～A10數(shù)據(jù)線→I/O0～I(xiàn)/O15控制線→R/W、CE、OE、BUSY；注意：左右兩端口可以實(shí)現(xiàn)對(duì)不同存儲(chǔ)單元的讀/寫并行，也可以實(shí)現(xiàn)對(duì)同一存儲(chǔ)單元的讀/寫并行，方法如下：計(jì)算機(jī)組成原理163.5.1雙端口存儲(chǔ)器計(jì)算機(jī)組成原理173.5.1雙端口存儲(chǔ)器2、無(wú)沖突讀/寫控制→實(shí)現(xiàn)不同存儲(chǔ)單元的讀/寫并行當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫操作，一定不會(huì)發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對(duì)整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制(CE)和輸出驅(qū)動(dòng)控制(OE)。讀操作時(shí)，端口的OE(低電平有效)打開輸出驅(qū)動(dòng)器，由存儲(chǔ)矩陣讀出的數(shù)據(jù)就出現(xiàn)在I/O線上，控制方式見(jiàn)下表：計(jì)算機(jī)組成原理183.5.1雙端口存儲(chǔ)器3、有沖突讀寫控制→實(shí)現(xiàn)同一存儲(chǔ)單元的讀/寫并行當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫沖突。為解決此問(wèn)題，特設(shè)置了BUSY標(biāo)志。在這種情況下，片上的判斷邏輯可以決定對(duì)哪個(gè)端口優(yōu)先進(jìn)行讀寫操作，而對(duì)另一個(gè)被延遲的端口置BUSY標(biāo)志（BUSY變?yōu)榈碗娖綍r(shí)讀/寫操作無(wú)效，即暫時(shí)關(guān)閉此端口），比如：左端口優(yōu)先時(shí)置右端口的BUSY為低電平，此時(shí)的右端口讀/寫被延遲，當(dāng)左端口讀寫結(jié)束時(shí)置右端口的BUSY為高電平而開啟右端口，允許右端口讀/寫；有沖突讀寫控制的兩種判斷方法：(1)如果地址匹配且在CE之前有效，片上的控制邏輯在CEL和CER之間進(jìn)行判斷來(lái)選擇端口(CE判斷)。(2)如果CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進(jìn)行判斷來(lái)選擇端口(地址有效判斷)。無(wú)論采用哪種判斷方式，延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口，而當(dāng)允許存取的端口完成操作時(shí)，延遲端口BUSY標(biāo)志才進(jìn)行復(fù)位而打開此端口。功能判斷參見(jiàn)P88表3.5計(jì)算機(jī)組成原理193.5.1雙端口存儲(chǔ)器計(jì)算機(jī)組成原理203.5.2多模塊交叉存儲(chǔ)器1、存儲(chǔ)器的模塊化組織方式→順序方式一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在各模塊中如何安排，有兩種方式：一種是順序方式，一種是交叉方式；順序方式（地址碼的高位用于片選）的優(yōu)點(diǎn)：沒(méi)有選中的模塊不工作，一個(gè)模塊出現(xiàn)故障，其它模塊照常工作。擴(kuò)充存儲(chǔ)器的容量比較方便。順序方式的缺點(diǎn)：各模塊一個(gè)接一個(gè)地串行工作，存儲(chǔ)體帶寬受限計(jì)算機(jī)組成原理213.5.2多模塊交叉存儲(chǔ)器[例3]M0－M3共四個(gè)模塊，每個(gè)模塊8個(gè)字順序方式： M0：0—7 M1：8－15 M2：16－23 M3：24－315位地址組織如下：XXXXX高位選模塊，低位選塊內(nèi)地址特點(diǎn)：某個(gè)模塊進(jìn)行存取時(shí)，其他模塊不工作，優(yōu)點(diǎn)是某一模塊出現(xiàn)故障時(shí)，其他模塊可以照常工作，通過(guò)增添模塊來(lái)擴(kuò)充存儲(chǔ)器容量比較方便。缺點(diǎn)是各模塊串行工作，存儲(chǔ)器的帶寬受到了限制。計(jì)算機(jī)組成原理223.5.2多模塊交叉存儲(chǔ)器交叉方式（地址碼的低位用于片選）的優(yōu)點(diǎn)：對(duì)連續(xù)字進(jìn)行成塊傳送時(shí)，易于流水。交叉方式的缺點(diǎn)：連續(xù)存取時(shí)各模塊都要工作。計(jì)算機(jī)組成原理233.5.2多模塊交叉存儲(chǔ)器[例4]M0－M3共四個(gè)模塊，則每個(gè)模塊8個(gè)字交叉方式： M0：0，4,...除以4余數(shù)為0； M1：1，5,...除以4余數(shù)為1； M2：2，6,...除以4余數(shù)為2； M3：3，7,...除以4余數(shù)為3；5位地址組織如下：XXXXX高位選塊內(nèi)地址，低位選模塊；特點(diǎn)：連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址都是不連續(xù)的。優(yōu)點(diǎn)是對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。使用場(chǎng)合主要是成批數(shù)據(jù)的讀取；計(jì)算機(jī)組成原理243.5.2多模塊交叉存儲(chǔ)器[例5]設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。若連續(xù)讀出8個(gè)字和800個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?解：(1).順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出x=8個(gè)字的信息總量是：q=64bit×8=512bit順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是：t順序=x●T=8×200ns=1600ns=1.6×10-6s;t交叉=T+(x-1)τ=200ns+7×50ns=550ns=5.5×10-7s;

順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W順序=q/t順序=512b÷(1.6×10-6)s=320×106b/s=320Mb/s;W交叉=q/t交叉=512b÷(5.5×10-7)s=931×106b/s=931Mb/s;計(jì)算機(jī)組成原理253.5.2多模塊交叉存儲(chǔ)器2、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)右圖為四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖。主存被分成4個(gè)相互獨(dú)立、容量相同的模塊M0，M1，M2，M3，每個(gè)模塊都有自己的讀寫控制電路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳送信息。在理想情況下，如果程序段或數(shù)據(jù)塊都是連續(xù)地在主存中存取，那么將大大提高主存的訪問(wèn)速度。假設(shè)：存取一個(gè)字的存取周期為T，總線傳送時(shí)間為τ，模塊數(shù)為m；為了流水必須滿足T=m×τ記m