第1章數(shù)字信號處理和DSP系統(tǒng)

安徽工程大學(xué)電氣工程學(xué)院

周鵬E-mail：dspahpu@163.comPassword：DSPDSP《DSP原理及應(yīng)用Ⅰ》2023/2/31TMS320C55xDSP原理及應(yīng)用《DSP原理及應(yīng)用Ⅰ》課程說明1、課程性質(zhì)及安排專業(yè)方向課、40學(xué)時（實驗10學(xué)時）教學(xué)和課后作業(yè)。2、課程成績考核方法考試80％＋（作業(yè)＋平時考核）20％3、參考資料①彭啟琮，管慶。DSP的集成開發(fā)環(huán)境-CCS及DSP/BIOS的原理與應(yīng)用。成都：電子工業(yè)出版社，2004②（TI網(wǎng)站）

③（北京瑞泰創(chuàng)新）

④/（德州儀器在線技術(shù)支持社區(qū)）⑤（合眾達(dá)電子）

⑥/index.html（研學(xué)論壇）4、課程構(gòu)架、與其它課程的關(guān)系課程構(gòu)架：DSP的原理結(jié)構(gòu)特點＋硬件軟件＋DSP工程實現(xiàn)；先修課：信號與系統(tǒng)、微機(jī)原理、數(shù)字信號處理、單片機(jī)、通信和電子專業(yè)相關(guān)課程。

2023/2/32TMS320C55xDSP原理及應(yīng)用DSP包括兩層概念數(shù)字信號處理（DigitalSignalProcessing－DSP）強(qiáng)調(diào)的是對以數(shù)字形式表現(xiàn)的信號進(jìn)行處理和研究的方法。是一門涉及許多學(xué)科且廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。2.數(shù)字信號處理器（DigitalSignalProcessor－DSP）強(qiáng)調(diào)的是通過專用集成電路芯片，利用數(shù)字信號處理理論，在芯片上運(yùn)行目標(biāo)程序，實現(xiàn)對信號的某種處理?！禗SP原理及應(yīng)用》課程屬于第二層概念，所涉及內(nèi)容為如何利用DSP芯片進(jìn)行數(shù)字信號的處理。研究的內(nèi)容為DSP芯片的結(jié)構(gòu)和特點，如何通過程序編寫，實現(xiàn)對數(shù)字信號的處理。2023/2/33TMS320C55xDSP原理及應(yīng)用第1章數(shù)字信號處理和DSP系統(tǒng)內(nèi)容提要

數(shù)字信號處理器誕生之時，沒有人預(yù)料到它竟能給世界帶來巨大的變化。其應(yīng)用的廣度還是深度方面，都在以前所未有的速度向前發(fā)展。

本章首先對實時數(shù)字信號技術(shù)的發(fā)展進(jìn)行了介紹，分析了不同實現(xiàn)方法的優(yōu)缺點；接著針對可編程數(shù)字信號處理器應(yīng)用領(lǐng)域、內(nèi)部結(jié)構(gòu)等特點進(jìn)行了介紹；之后以德州儀器公司的第三代產(chǎn)品DSP產(chǎn)品為例，介紹了包括C24x和C28系列，C62x和C64x系列，C67x和C33系列，低功耗16位定點數(shù)字信號處理器C54x和C55x系列的功能、封裝、外設(shè)資源等特性。接下來介紹了選擇DSP芯片所要考慮的運(yùn)算速度、算法格式和數(shù)據(jù)寬度、存儲器類型功耗、以及開發(fā)工具等因素。最后給出了開發(fā)DSP應(yīng)用系統(tǒng)的設(shè)計流程。2023/2/34TMS320C55xDSP原理及應(yīng)用第1章數(shù)字信號處理和DSP系統(tǒng)知識要點

實時數(shù)字信號處理技術(shù)的發(fā)展

數(shù)字信號處理器的特點

德州儀器公司的DSP產(chǎn)品

DSP芯片的選擇

DSP應(yīng)用系統(tǒng)設(shè)計流程

2023/2/35TMS320C55xDSP原理及應(yīng)用第1章數(shù)字信號處理和DSP系統(tǒng)

1.1實時數(shù)字信號處理技術(shù)的發(fā)展

1.2數(shù)字信號處理器的特點

1.3德州儀器公司的DSP產(chǎn)品1.4DSP芯片的選擇

1.5DSP應(yīng)用系統(tǒng)設(shè)計流程

2023/2/36TMS320C55xDSP原理及應(yīng)用第1章數(shù)字信號處理和DSP系統(tǒng)

1.1實時數(shù)字信號處理技術(shù)的發(fā)展

20世紀(jì)60年代以來，隨著信息技術(shù)的不斷進(jìn)步，數(shù)字信號處理技術(shù)應(yīng)運(yùn)而生并得到迅速發(fā)展。80年代以前，由于方法的限制，數(shù)字信號處理技術(shù)處于理論研究階段，還得不到廣泛的應(yīng)用。在此階段，人們利用通用計算機(jī)進(jìn)行數(shù)字濾波、頻譜分析等算法的研究，以及數(shù)字信號處理系統(tǒng)的模擬和仿真。而將數(shù)字信號處理技術(shù)推向高峰的則是實時數(shù)字信號處理技術(shù)的高速發(fā)展。

實時數(shù)字信號處理對數(shù)字信號處理系統(tǒng)的處理能力提出了嚴(yán)格的要求，所有運(yùn)算、處理都必須小于系統(tǒng)可接受的最大時延。

2023/2/37TMS320C55xDSP原理及應(yīng)用

典型實時數(shù)字信號處理系統(tǒng)的基本部件包括：抗混疊濾波器（Anti-aliasingfilter）、模/數(shù)轉(zhuǎn)換器（Analog-to-DigitalConverter，ADC）、數(shù)字信號處理、數(shù)/模轉(zhuǎn)換器（Digital-to-AnalogConverter，DAC）和抗鏡像濾波器（Anti-imagefilter），如圖1-1所示。其中，抗混疊濾波器將輸入的模擬信號中高于奈奎斯特頻率的頻率成分濾掉；ADC將模擬信號轉(zhuǎn)換成DSP可以處理的并行或串行的數(shù)字比特流；數(shù)字信號處理部分完成數(shù)字號信處理算法；經(jīng)過處理的數(shù)字信號經(jīng)DAC轉(zhuǎn)換成為模擬樣值之后，再由抗鏡像濾波器完成模擬波形的重建。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/38TMS320C55xDSP原理及應(yīng)用第1章數(shù)字信號處理和DSP系統(tǒng)

典型實時數(shù)字信號處理系統(tǒng)框圖

x(t)抗混疊濾波器A/D轉(zhuǎn)換器x(n)y(n)y(t)數(shù)字信號處理器D/A轉(zhuǎn)換器低通濾波器2023/2/39TMS320C55xDSP原理及應(yīng)用

1．利用X86處理器完成實時數(shù)字信號處理

隨著CPU技術(shù)的不斷進(jìn)步，X86處理器的處理能力不斷發(fā)展，基于X86處理器的處理系統(tǒng)已經(jīng)不僅局限于以往的模擬和仿真，也能滿足部分?jǐn)?shù)字信號的實時處理要求，而各種便攜式或工業(yè)標(biāo)準(zhǔn)的推出，如PC104、PC104Plus結(jié)構(gòu)，以及CPCI總線標(biāo)準(zhǔn)的應(yīng)用，這些都改善了X86系統(tǒng)的抗惡劣環(huán)境的性能，擴(kuò)展了X86系統(tǒng)的應(yīng)用范圍。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/310TMS320C55xDSP原理及應(yīng)用（1）處理器選擇范圍較寬：X86處理器涵蓋了從386到奔騰系列，處理速度從100MHz到幾GHz，而為了滿足工控等各種應(yīng)用，X86廠商也推出了多款低功耗處理器，其功耗遠(yuǎn)遠(yuǎn)小于商用處理器。（2）主板及外設(shè)資源豐富：無論是普通結(jié)構(gòu)，還是基于PC104和PC104Plus結(jié)構(gòu)，以及CPCI總線標(biāo)準(zhǔn)，都有多種主板及擴(kuò)展子板可供選擇，節(jié)省了用戶的大量硬件開發(fā)時間。（3）有多種操作系統(tǒng)可供選擇：這些操作系統(tǒng)包括Windows、Linux、WinCE等，而針對特殊應(yīng)用，還可根據(jù)需要對操作系統(tǒng)進(jìn)行剪裁，以適應(yīng)實時數(shù)字信號處理要求。（4）開發(fā)、調(diào)試較為方便：X86的開發(fā)、調(diào)試工具十分成熟，使用者不需要很深的硬件基礎(chǔ)，只要能夠熟練使用VC、C-Build等開發(fā)工具即可進(jìn)行開發(fā)。第1章數(shù)字信號處理和DSP系統(tǒng)

利用X86系統(tǒng)進(jìn)行實時數(shù)字信號處理有下列優(yōu)點：

2023/2/311TMS320C55xDSP原理及應(yīng)用

X86進(jìn)行實時信號處理的缺點

第1章數(shù)字信號處理和DSP系統(tǒng)

（1）數(shù)字信號處理能力不強(qiáng)：X86系列處理器沒有為數(shù)字信號處理提供專用乘法器等資源，尋址方式也沒有為數(shù)字信號處理進(jìn)行優(yōu)化，實時信號處理對中斷的響應(yīng)延遲時間要求十分嚴(yán)格，通用操作系統(tǒng)并不能滿足這一要求；（2）硬件組成較為復(fù)雜：即使是采用最小系統(tǒng)，X86數(shù)字信號處理系統(tǒng)也要包括主板（包括CPU、總線控制、內(nèi)存等）、非易失存儲器（硬盤或電子硬盤、SD卡或CF卡）和信號輸入/輸出部分（這部分通常為AD擴(kuò)展卡和DA擴(kuò)展卡），如果再包括顯示、鍵盤等設(shè)備，系統(tǒng)將更為復(fù)雜；（3）系統(tǒng)體積、重量較大，功耗較高：即使采用緊湊的PC104結(jié)構(gòu)，其尺寸也達(dá)到96mm×90mm，而采用各種降低功耗的措施，X86主板的峰值功耗仍不小于5W，高功耗則對供電提出較高要求，則需要便攜系統(tǒng)提供容量較大的電池，進(jìn)一步增大了系統(tǒng)的重量；（4）抗環(huán)境影響能力較弱：便攜系統(tǒng)往往要工作于自然環(huán)境當(dāng)中，溫度、濕度、振動、電磁干擾等都會給系統(tǒng)正常工作帶來影響，而為了克服這些影響，X86系統(tǒng)所需付出的代價將是十分巨大的。2023/2/312TMS320C55xDSP原理及應(yīng)用

2．利用通用微處理器完成實時數(shù)字信號處理

通用微處理器的種類多，包括51系列及其擴(kuò)展系列，德州儀器公司的MSP430系列，ARM公司的ARM7、ARM9、ARM10系列，等等，利用通用微處理器進(jìn)行信號處理的優(yōu)點如下。

(1)可選范圍廣：通用微處理器種類多，使用者可從速度、片內(nèi)存儲器容量、片內(nèi)外設(shè)資源等各種角度進(jìn)行選擇，許多處理器還為執(zhí)行數(shù)字信號處理專門提供了乘法器等資源。（2）硬件組成簡單：只需要非易失存儲器，A/D、D/A即可組成最小系統(tǒng)，這類處理器一般都包括各種串行、并行接口，可以方便地與各種A/D、D/A轉(zhuǎn)換器進(jìn)行連接。（3）系統(tǒng)功耗低，適應(yīng)環(huán)境能力強(qiáng)。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/313TMS320C55xDSP原理及應(yīng)用利用通用微處理器進(jìn)行信號處理的缺點如下。（1）信號處理的效率較低：以一個兩個數(shù)值乘法為例，處理器需要先用兩條指令從存儲器當(dāng)中取值到寄存器中，用一條指令完成兩個寄存器的值相乘，再用一條指令將結(jié)果存到存儲器中，這樣，完成一次乘法就花費(fèi)了4條指令，使信號處理的效率難以提高。（2）內(nèi)部DMA通道較少：數(shù)字信號處理需要對大量的數(shù)據(jù)進(jìn)行搬移，如果這些數(shù)據(jù)搬移全部通過CPU進(jìn)行，將極大的浪費(fèi)CPU資源，但通用處理器往往DMA通道數(shù)量較少，甚至沒有DMA通道，這也將影響信號處理的效率。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/314TMS320C55xDSP原理及應(yīng)用每條指令可通過片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個步驟，實現(xiàn)多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時鐘頻率的條件下減少每條指令的執(zhí)行時間。其過程如圖1.2.3所示。第1章數(shù)字信號處理和DSP系統(tǒng)

針對這些缺點，當(dāng)前的發(fā)展趨勢是在通用處理器中內(nèi)嵌硬件數(shù)字信號處理單元，如很多視頻處理器產(chǎn)品都是在ARM9處理器中嵌入H.264、MPEG4等硬件視頻處理模塊，從而取得了較好的處理效果；而另一條路徑是在單片中集成ARM處理器和DSP處理器，類似的產(chǎn)品如德州儀器的OMAP處理器及最新的達(dá)芬奇視頻處理器，它們就是在一個芯片中集成了一個ARM9處理器和一個C55x處理器或一個C64x處理器。2023/2/315TMS320C55xDSP原理及應(yīng)用3．利用可編程邏輯陣列（FPGA）進(jìn)行實時數(shù)字信號處理隨著微電子技術(shù)的快速發(fā)展，F(xiàn)PGA的制作工藝已經(jīng)進(jìn)入到45nm時期，這意味在一片集成電路當(dāng)中可以集成更多的晶體管，芯片運(yùn)行更快，功耗更低。其主要優(yōu)點如下。（1）適合高速信號處理：FPGA采用硬件實現(xiàn)數(shù)字信號處理，更加適合實現(xiàn)高速數(shù)字信號處理，對于采樣率大于100MHz的信號，采用專用芯片或FPGA是適當(dāng)?shù)倪x擇。（2）具有專用數(shù)字信號處理結(jié)構(gòu)：縱觀當(dāng)前最先進(jìn)的FPGA，如ALTERA公司的StratixⅡ、Ⅲ系列、CycloneⅡ、Ⅲ系列，Xilinx公司的Virtex-4、Virtex-5系列都為數(shù)字信號處理提供了專用的數(shù)字信號處理單元，這些單元由專用的乘法累加器組成，所提供的乘法累加器不僅減少了邏輯資源的使用，其結(jié)構(gòu)也更加適合實現(xiàn)數(shù)字濾波器、FFT等數(shù)字信號處理算法。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/316TMS320C55xDSP原理及應(yīng)用使用FPGA的缺點如下。（1）開發(fā)需要較深的硬件基礎(chǔ)：無論用VHDL還是VerilogHDL語言實現(xiàn)數(shù)字信號處理功能都需要較多的數(shù)字電路知識，硬件實現(xiàn)的思想與軟件編程有著很大區(qū)別，從軟件算法轉(zhuǎn)移到FPGA硬件實現(xiàn)存在著很多需要克服的困難。（2）調(diào)試?yán)щy：對FPGA進(jìn)行調(diào)試與軟件調(diào)試存在很大區(qū)別，輸出的信號需要通過示波器、邏輯分析儀進(jìn)行分析，或者利用JTAG端口記錄波形文件，而很多處理的中間信號量甚至無法引出進(jìn)行觀察，因此FPGA的更多工作是通過軟件仿真來進(jìn)行驗證的，這就需要編寫全面的測試文件，F(xiàn)PGA的軟件測試工作是十分艱巨的。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/317TMS320C55xDSP原理及應(yīng)用4．利用數(shù)字信號處理器實時實現(xiàn)數(shù)字信號處理

數(shù)字信號處理器（DigitalSignalProcessor，DSP）是一種專門為實時、快速實現(xiàn)各種數(shù)字信號處理算法而設(shè)計的具有特殊結(jié)構(gòu)的微處理器。20世紀(jì)80年代初，世界上第一片可編程DSP芯片的誕生為數(shù)字信號處理理論的實際應(yīng)用開辟了道路；隨著低成本數(shù)字信號處理器的不斷推出，更加促進(jìn)了這一進(jìn)程。90年代以后，DSP芯片的發(fā)展突飛猛進(jìn)。其功能日益強(qiáng)大，性能價格比不斷上升，開發(fā)手段不斷改進(jìn)。DSP芯片已成為集成電路中發(fā)展最快的電子產(chǎn)品之一。DSP芯片迅速成為眾多電子產(chǎn)品的核心器件，DSP系統(tǒng)也被廣泛地應(yīng)用于當(dāng)今技術(shù)革命的各個領(lǐng)域——通信電子、信號處理、自動控制、雷達(dá)、軍事、航空航天、醫(yī)療、家用電器、電力電子，而且新的應(yīng)用領(lǐng)域還在不斷地被發(fā)現(xiàn)、拓展。可以說，基于DSP技術(shù)的開發(fā)應(yīng)用正在成為數(shù)字時代應(yīng)用技術(shù)領(lǐng)域的潮流。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/318TMS320C55xDSP原理及應(yīng)用1.2數(shù)字信號處理器的特點（1）基本信號處理：數(shù)字濾波器、自適應(yīng)濾波、FFT、相關(guān)運(yùn)算、譜分析、卷積運(yùn)算、模式匹配、窗函數(shù)、波形產(chǎn)生和變換等。

（2）通信：調(diào)制解調(diào)、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回波抵消、多路復(fù)用、傳真、擴(kuò)頻通信、糾錯編碼等。（3）語音：語音編碼、語音合成、語音識別、語音增強(qiáng)、說話人的辨認(rèn)和確認(rèn)、語音郵件、語音儲存等。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/319TMS320C55xDSP原理及應(yīng)用（4）圖形圖像：二維和三維的圖形處理和圖像的壓縮、傳輸與增強(qiáng)、機(jī)器人視覺等。

（5）軍事：保密通信、雷達(dá)信號處理、聲吶信號處理、導(dǎo)航、導(dǎo)彈制導(dǎo)等。

(6）儀器儀表：頻譜分析、函數(shù)發(fā)生、鎖相環(huán)、地震信號處理等。（7）控制：引擎控制、聲控、自動駕駛、機(jī)器人控制、磁盤控制等。（8）醫(yī)療：助聽、超聲設(shè)備、診斷工具、患者監(jiān)護(hù)等。（9）家用電器：高保真音響、智能玩具與游戲、數(shù)字電話、數(shù)字電視等。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/320TMS320C55xDSP原理及應(yīng)用2023/2/321TMS320C55xDSP原理及應(yīng)用DSP芯片技術(shù)的發(fā)展1978年，AMI公司生產(chǎn)的S2811；1979年美國Intel公司的商用可編程器件2920；這兩種是DSP芯片的一個主要里程碑。特點：沒有現(xiàn)代DSP芯片所必須有的單周期乘法器。1980年，日本NEC公司推出μPD7720。特點：是第一片具有乘法器的商用DSP芯片。2023/2/322TMS320C55xDSP原理及應(yīng)用

1982年，美國德克薩斯州儀器公司（TI-TexasInstruments）推出第一代DSPTMS320010及其系列產(chǎn)品，目前已發(fā)展到第六代。

TI公司的系列DSP產(chǎn)品已經(jīng)成為了當(dāng)今世界最有影響的DSP芯片，其DSP市場占有量占全世界份額的近50%，成為世界上最大的DSP芯片供應(yīng)商。2023/2/323TMS320C55xDSP原理及應(yīng)用1982年，日本東芝公司推出浮點DSP芯片。1984年，AT&T公司推出DSP32，是較早的具備較高性能的浮點DSP芯片。1986年，Motorola公司推出了定點DSPMC56001。1990年，推出了與IEEE浮點格式兼容的浮點DSP芯片MC96002。美國模擬器件公司（AnalogDevices－AD）相繼推出了定點DSP芯片ADSP21xx系列，浮點DSP芯片ADSP210xx系列。2023/2/324TMS320C55xDSP原理及應(yīng)用30多年來，DSP芯片得到了迅猛發(fā)展，主要體現(xiàn)在如下方面：1.在生產(chǎn)工藝上：采用1μm以下的CMOS制造工藝技術(shù)和砷化鎵集成電路制造技術(shù)，使集成度更高，功耗更低，從而使高頻、高速的DSP處理器得到更大的發(fā)展。2.基本結(jié)構(gòu)上：以RISC結(jié)構(gòu)、單片并行計算機(jī)結(jié)構(gòu)為主導(dǎo)，脈沖陣列和數(shù)據(jù)流陣列也將成為并行處理器的主要體系結(jié)構(gòu)。設(shè)計、測試簡單，易模塊化，易于實現(xiàn)流水線操作和多處理器結(jié)構(gòu)。

2023/2/325TMS320C55xDSP原理及應(yīng)用3.模擬/數(shù)字混合上：集濾波、A/D、D/A及DSP處理于一體，將成為DSP發(fā)展的主要方向，是DSP廠商的主要增長點。4.DSP技術(shù)與ASIC技術(shù)融合上：在DSP芯片中嵌入ASIC模塊，進(jìn)一步擴(kuò)大DSP邏輯控制功能。5.代碼兼容性上：將推出更新的、更強(qiáng)大的優(yōu)化C編譯器來適應(yīng)不同型號的DSP代碼生成，各種DSP的開發(fā)、加速、并行處理插件板也將大量涌現(xiàn)。2023/2/326TMS320C55xDSP原理及應(yīng)用DSP芯片的分類1按照基礎(chǔ)特性分類：

（1）靜態(tài)DSP芯片（2）一致性DSP芯片2按照數(shù)據(jù)格式分類：

（1）定點DSP芯片（2）浮點DSP芯片3按照用途分類：（1）通用型DSP芯片（2）專用型DSP芯片2023/2/327TMS320C55xDSP原理及應(yīng)用

1.2.1存儲器結(jié)構(gòu)第1章數(shù)字信號處理和DSP系統(tǒng)

微處理器的存儲器結(jié)構(gòu)分為兩大類：馮·諾伊曼結(jié)構(gòu)和哈佛結(jié)構(gòu)。由于成本的原因，GPP廣泛使用馮·諾伊曼存儲器結(jié)構(gòu)。典型馮·諾伊曼結(jié)構(gòu)的特點是只有一個存儲器空間、一套地址總線和一套數(shù)據(jù)總線；指令、數(shù)據(jù)都存放在這個存儲器空間中，統(tǒng)一分配地址，所以處理器必須分時訪問程序和數(shù)據(jù)空間。通常，做一次乘法會發(fā)生4次存儲器訪問，用掉至少4個指令周期。為了提高指令執(zhí)行速度，DSP采用了程序存儲器空間和數(shù)據(jù)存儲器空間分開的哈佛結(jié)構(gòu)和多套地址、數(shù)據(jù)總線。哈佛結(jié)構(gòu)是并行體系結(jié)構(gòu)，程序和數(shù)據(jù)存于不同的存儲器空間，每個存儲器空間獨立編址、獨立訪問。因此，DSP可以同時取指令（來自程序存儲器）和取操作數(shù)（來自數(shù)據(jù)存儲器）；而且，還允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù)。哈佛讀/寫結(jié)構(gòu)使DSP很容易實現(xiàn)單周期乘法運(yùn)算。

2023/2/328TMS320C55xDSP原理及應(yīng)用外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線CPUI/O口ROM串行接口RAM并行接口外部存儲器接口哈佛結(jié)構(gòu)外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/329TMS320C55xDSP原理及應(yīng)用1.2.2流水線

流水線結(jié)構(gòu)將指令的執(zhí)行分解為取指、譯碼、取操作數(shù)和執(zhí)行等幾個階段。在程序運(yùn)行過程中，不同指令的不同階段在時間上是重疊的，流水線結(jié)構(gòu)提高了指令執(zhí)行的整體速度，有助于保證數(shù)字信號處理的實時性。因此，所有DSP均采用一定級數(shù)的流水線，如TMS320C54xDSP采用6級流水線，而TMS320C6xxxDSP采用8級流水線。TMS320C55xDSP的流水線則被分為指令流水線和執(zhí)行流水線兩部分，指令流水線完成訪問地址產(chǎn)生、等待存儲器回應(yīng)、取指令包、預(yù)解碼等工作；執(zhí)行流水線完成譯碼、讀取/修改寄存器、讀操作數(shù)和輸出結(jié)果等工作。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/330TMS320C55xDSP原理及應(yīng)用1.2.3硬件乘法累加單元第1章數(shù)字信號處理和DSP系統(tǒng)

由于DSP任務(wù)包含大量的乘法—累加操作，所以DSP處理器使用專門的硬件來實現(xiàn)單周期乘法，并使用累加器寄存器來處理多個乘積的累加；而且?guī)缀跛蠨SP指令集都包含有MAC指令。而GPP通常使用微程序?qū)崿F(xiàn)乘法。2023/2/331TMS320C55xDSP原理及應(yīng)用1.2.4零開銷循環(huán)第1章數(shù)字信號處理和DSP系統(tǒng)

DSP算法的特點之一是主要的處理時間用在程序中的循環(huán)結(jié)構(gòu)中，因此多數(shù)DSP都有專門支持循環(huán)結(jié)構(gòu)的硬件。所謂“零開銷”（zerooverhead）是指循環(huán)計數(shù)、條件轉(zhuǎn)移等循環(huán)機(jī)制由專門硬件控制，而處理器不用花費(fèi)任何時間。通常GPP的循環(huán)控制是用軟件來實現(xiàn)的。2023/2/332TMS320C55xDSP原理及應(yīng)用1.2.5特殊的尋址方式第1章數(shù)字信號處理和DSP系統(tǒng)

除了立即數(shù)尋址、直接尋址、間接尋址等常見尋址方式之外，DSP支持一些特殊的尋址方式。例如為了降低卷積、自相關(guān)算法和FFT算法的地址計算開銷，多數(shù)DSP支持循環(huán)尋址和位倒序?qū)ぶ贰６鳪PP一般不支持這些尋址方式。2023/2/333TMS320C55xDSP原理及應(yīng)用1.2.6高效的特殊指令

第1章數(shù)字信號處理和DSP系統(tǒng)

DSP指令集設(shè)計了一些特殊的DSP指令用于專門的數(shù)字信號處理操作。這些指令充分利用了DSP的結(jié)構(gòu)特點，提高了指令執(zhí)行的并行度，從而大大加快了完成這些操作的速度。例如TMS320C55xx中的FIRSADD指令和LMS指令，分別用于對稱結(jié)構(gòu)FIR濾波算法和LMS算法。2023/2/334TMS320C55xDSP原理及應(yīng)用1.2.7豐富的片內(nèi)外設(shè)

第1章數(shù)字信號處理和DSP系統(tǒng)

根據(jù)應(yīng)用領(lǐng)域的不同，DSP片內(nèi)集成了眾多類型的硬件設(shè)備。例如，定時器、串行口、并行口、主機(jī)接口（HPI）、DMA控制器、等待狀態(tài)產(chǎn)生器、PLL時鐘產(chǎn)生器、JTEG標(biāo)準(zhǔn)測試接口、ROM、RAM及Flash等。這些片內(nèi)外設(shè)提高了處理速度和數(shù)據(jù)吞吐能力，簡化了接口設(shè)計，同時降低了系統(tǒng)功耗和節(jié)約了電路板空間。2023/2/335TMS320C55xDSP原理及應(yīng)用1.3德州儀器公司的DSP產(chǎn)品按照應(yīng)用領(lǐng)域的要求，DSP器件可以分為三類：

工業(yè)控制領(lǐng)域，這方面的應(yīng)用要求DSP工作穩(wěn)定、可靠、集成度高、成本低，這類芯片一般都在內(nèi)部集成了CAN總線、PWM模塊等適合于工業(yè)控制的專用外設(shè)；

低成本嵌入式應(yīng)用系統(tǒng)，如手機(jī)、磁盤驅(qū)動器、MP3播放器等，在這些應(yīng)用中，成本、集成度和功耗是最重要的因素；

需要用復(fù)雜算法對大量數(shù)據(jù)進(jìn)行處理的應(yīng)用，如聲吶探測和地震探測等，該類設(shè)備批量小、算法復(fù)雜、對性能要求苛刻，而對成本和功耗并不是特別關(guān)注。

第1章數(shù)字信號處理和DSP系統(tǒng)

在選擇DSP處理器時，要根據(jù)目標(biāo)系統(tǒng)不同要求，綜合考慮性能、成本、集成度、開發(fā)的難易程度及功耗等因素。

2023/2/336TMS320C55xDSP原理及應(yīng)用德州儀器公司的DSP產(chǎn)品現(xiàn)已發(fā)展三代：

第一代是以TMS320C10為代表的數(shù)字信號處理器產(chǎn)品；

第二代數(shù)字信號處理器以C2x、C3x和C4x系列為代表，其中C2x為16位定點信號處理器，C3x和C4x為32位浮點信號處理器。

第三代包括主要用于控制領(lǐng)域的C24x和C28x系列，用于便攜消費(fèi)電子產(chǎn)品的、低功耗16位定點數(shù)字信號處理器C54x、C55x系列，用于高速信號處理和圖像處理的高性能16位定點數(shù)字信號處理器C62x、C64x系列，用于浮點信號處理的32位浮點信號處理器C67x和TMS320C33。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/337TMS320C55xDSP原理及應(yīng)用C2000系列DSP產(chǎn)品規(guī)劃UpTo40MIPSControlPerformanceHigh-PrecisionControlC242F241LC2404ALF2401ALC2402AMulti-Function,Appliance&ConsumerControlF240F243LC2406ALF2402ALF2403ALF2406ALF2407AF2810128-LQFPF2812176-LQFPF2812179-u*BGA150MIPS!High-endDerivativesApplicationspecificversionsLowCostversionsCostoptimizedversionsC2812F2801??LongTeam??C2810F2806F28082023/2/338TMS320C55xDSP原理及應(yīng)用C5000系列DSP產(chǎn)品規(guī)劃MulticoreApplication

EnhancedDSP+RISCFeatureIntegrationPowerEfficiency/SystemDensityCodeCompatibleOMAP5910

C55x+ARM9C5509A

400MIPS,USBC5510

320-400

MIPSC55xTMDSP

MulticoreOMAPTM

C55x+ARM9C55xTM

DSPInSiliconAnnouncementRoadmapTNET3010

4800MIPSC5420

200MIPSC5421

200MIPSC5441

532MIPSC5470

C54x+ARM7C5501

600MIPSC5502

400-600

MIPSC5409

80-160MIPSC5410A

100-160

MIPSC5416

120-160

MIPSC5401

50MIPSC5402

100-160

MIPSC5404

120MIPSC5407

120MIPSC54CST120MIPSC54V90

120MIPSC550364KBRAMC5507128KBRAMLowcost–FingerprintC5471

C54x+ARM72023/2/339TMS320C55xDSP原理及應(yīng)用C6000系列DSP產(chǎn)品規(guī)劃

CodeCompatibleC6416T

1GHzC6411C6416T

720MHzC6415T

720MHzC6414T

720MHzDM642PerformanceValueC6412DM641DM640C6415T

1GHzC6414T

1GHzHighPerformanceApplicationSpecificFloatingPointC6701C6712C6711C6201C6202C6203C6204C6205C6211

Morethan20code-compatibledevicesRangingfromsub$9to1GHz30K+ProgrammersMillionsshippedtodateIncreasingPerformance,Memory&PeripheralsC6713C6416C6415C6414C6413C64102023/2/340TMS320C55xDSP原理及應(yīng)用1.3.1C24x系列和C28x系列

C24x系列主要用于電機(jī)控制領(lǐng)域，它可為交流感應(yīng)電機(jī)、直流永磁體電機(jī)和開關(guān)激勵式電機(jī)等提供高效控制，為無刷電機(jī)的變速控制提供了廉價且高可靠性的解決方案，例如應(yīng)用C24x系列處理器進(jìn)行變頻調(diào)節(jié)與非變頻系統(tǒng)相比可以節(jié)省25%的能源消耗。C24x系列處理器采用TMS320C2XX內(nèi)核，該內(nèi)核具有一個32位算術(shù)邏輯單元，一個32位累加器，一個16位×16位乘法器，為了配合算術(shù)邏輯單元工作還提供了輸入和輸出數(shù)據(jù)移位器，為8個輔助寄存器和一個輔助寄存器算術(shù)單元提供了數(shù)據(jù)地址產(chǎn)生電路，還有專用的程序地址產(chǎn)生電路。它們內(nèi)部集成了DSP內(nèi)核和微控制器片上外設(shè)，為用戶提供了一種方便的單片解決方案。C24x內(nèi)部集成了DARAM、Flash（或EEPROM）存儲器、16位定時器、脈寬調(diào)制器、A/D轉(zhuǎn)換器、看門狗模塊及CAN總線接口模塊、SPI（SerialPeripheralInterface）和SCI（SerialCommunicationsInterface）等通信接口。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/341TMS320C55xDSP原理及應(yīng)用

C28x系列處理器是德州儀器公司為控制領(lǐng)域的高端應(yīng)用而開發(fā)的系列產(chǎn)品。首先內(nèi)核由C24x系列的16位提升為32位，DSP內(nèi)核提供了2個16位×16位乘法累加器，可以進(jìn)行16位×16位、32位×32位乘法累加運(yùn)算。該系列芯片采用了先進(jìn)芯片制造技術(shù)，速度升高到60～150MHz，F(xiàn)lash存儲器的容量最高提升到512KB。C28x系列又分為三個小系列，即C280x、C281x和C2833x，而C2833x系列又為用戶提供了浮點處理能力C280x系列為低價格數(shù)字信號控制器，速度從60MHz到100MHz

。

C281x系列的速度提高到150MHz，F(xiàn)lash存儲器的容量擴(kuò)展到128KB和256KB，AD轉(zhuǎn)換器的速度提高到12.5MSPS，C2810、C2811還具有代碼兼容和引腳兼容的特點。

第1章數(shù)字信號處理和DSP系統(tǒng)

C2833x系列在C281x的基礎(chǔ)上還集成了一個單精度浮點運(yùn)算單元，外部具有了32/16位EMIF接口，為了便于同外設(shè)進(jìn)行通信還提供了1個6通道DMA控制器，F(xiàn)lash存儲器的容量擴(kuò)展到128KB、256KB和512KB。2023/2/342TMS320C55xDSP原理及應(yīng)用1.3.2C62x系列和C64x系列

C62x系列是德州儀器公司第一個采用超長指令字的DSP產(chǎn)品，它的內(nèi)部包含6個算術(shù)邏輯單元和兩個16位×16位乘法器，這樣C6000系列可以在一個循環(huán)中完成8次操作。C62x系列處理器的推出具有里程碑式的意義，它為高性能DSP樹立了標(biāo)準(zhǔn)。

C64x系列采用了C64x內(nèi)核，采用了增強(qiáng)型超長指令字結(jié)構(gòu)，改進(jìn)了流水線結(jié)構(gòu)，支持32位或64位寬度存儲器訪問，最高處理能力已經(jīng)達(dá)到9600MIPS。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/343TMS320C55xDSP原理及應(yīng)用1.3.3C67x系列和C33

C67x和C33是德州儀器公司的浮點數(shù)字信號處理器系列，C67x除了兼容C62x指令集之外，還支持浮點操作。其內(nèi)核包括4個浮點/定點算術(shù)邏輯單元，兩個定點算術(shù)邏輯單元和兩個浮點/定點乘法器，支持單精度和雙精度浮點運(yùn)算。

浮點：數(shù)的范圍大于定點，最大值和最小值

，2e10

不易溢出；浮點處理器的實現(xiàn)簡單，32位，影響功耗和速度，成本高

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/344TMS320C55xDSP原理及應(yīng)用

1.3.4C54x系列和C55x系列

C54x和C55x系列是德州儀器公司為便攜消費(fèi)電子產(chǎn)品推出的低功耗16位定點數(shù)字信號處理器

；

C54x系列針對低功耗應(yīng)用采用了一系列措施，在確保性能的同時保證了DSP的低功耗；

C55x是在C54x基礎(chǔ)上開發(fā)的新型低功耗、高性能數(shù)字信號處理器，它兼容C54x代碼集，乘法器變成兩個，而采用最新芯片制造技術(shù)大幅度提升了DSP的主頻，從而提高了C55x系列處理器的處理能力。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/345TMS320C55xDSP原理及應(yīng)用1.4DSP芯片的選擇1.4.1運(yùn)算速度

DSP芯片是否符合應(yīng)用要求，運(yùn)算速度是非常關(guān)鍵的。常見的運(yùn)算速度指標(biāo)有如下幾種：（1）指令周期：執(zhí)行一條指令所需的最短時間，數(shù)值等于主頻的倒數(shù)；指令周期通常以ns（納秒）為單位。例如，運(yùn)行在200MHz的TMS320VC5510的指令周期為5ns（2）MIPS：每秒百萬條指令數(shù)。（3）MOPS：每秒百萬次操作數(shù)。（4）MFLOPS：每秒百萬次浮點操作數(shù)（5）BOPS：每秒十億次操作數(shù)。（6）MAC時間：一次乘法累加操作花費(fèi)的時間。大部分DSP芯片可在一個指令周期內(nèi)完成MAC操作。（7）FFT執(zhí)行時間：完成N點FFT所需的時間。FFT運(yùn)算是數(shù)字信號處理中的典型算法而且應(yīng)用很廣，因此該指標(biāo)常用于衡量DSP芯片的運(yùn)算能力。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/346TMS320C55xDSP原理及應(yīng)用第1章數(shù)字信號處理和DSP系統(tǒng)

這些指標(biāo)都有很大的局限性。比如，指令周期和MIPS指標(biāo)并不能公正地區(qū)別不同DSP速度性能上的差異，因為不同的DSP在單個指令周期內(nèi)完成的任務(wù)量是不一樣。例如，采用超長指令字（VLIW）架構(gòu)的DSP可以在單個周期時間內(nèi)完成多條指令。雖然MAC時間采用一個基本操作的執(zhí)行時間作為標(biāo)準(zhǔn)來比較DSP的速度性能，但是MAC時間顯然不能提供足夠的信息。而且大多數(shù)DSP在單個指令周期內(nèi)即可完成MAC，所以其MAC時間和指令周期是一樣的。至于MOPS、BOPS和MFLOPS指標(biāo)，會因為廠商對“操作”內(nèi)涵詮釋的不同而很難體現(xiàn)客觀公允的評價要求。FFT執(zhí)行時間雖然相對于其他指標(biāo)要好一些，但要DSP在具體實時應(yīng)用中對表現(xiàn)出的處理速度做出準(zhǔn)確估計仍然是很困難的。目前，比較可靠的辦法是利用某些典型的數(shù)字信號處理標(biāo)準(zhǔn)例程，這些例程可能是FIR或IIR濾波等“核心”算法，也可能是語音編解碼等整個或部分應(yīng)用程序。

2023/2/347TMS320C55xDSP原理及應(yīng)用1.4.2算法格式和數(shù)據(jù)寬度

DSP算法格式主要分為定點算法和浮點算法兩種。一般而言，定點DSP芯片價格較便宜，功耗較低，但運(yùn)算精度稍低；浮點DSP芯片的優(yōu)點是運(yùn)算精度高，但價格稍貴，功耗也較大。第1章數(shù)字信號處理和DSP系統(tǒng)

大多數(shù)DSP處理器使用定點算法，有些DSP處理器采用浮點算法。浮點算法比較復(fù)雜，因而浮點DSP的成本和功耗要比定點DSP高。但是使用浮點DSP更容易進(jìn)行高級語言編程，而且一般不用特別解決動態(tài)范圍、精度的問題。所以，如果產(chǎn)品對成本和功耗的要求較嚴(yán)格，一般選用定點DSP。設(shè)計人員需要通過理論分析或軟件仿真來確定所需的動態(tài)范圍和精度。如果要求易于開發(fā)、動態(tài)范圍寬、精度高，可以考慮采用浮點DSP。此外，有些算法在定點DSP中采用“塊浮點”方法也可以實現(xiàn)較寬動態(tài)范圍和較高的處理精度。所謂“塊浮點”就是將具有相同指數(shù)，而尾數(shù)不同的一組數(shù)據(jù)作為一個數(shù)據(jù)塊進(jìn)行處理?！皦K浮點”處理通常用軟件來實現(xiàn)。

2023/2/348TMS320C55xDSP原理及應(yīng)用

浮點DSP的數(shù)據(jù)寬度一般為32位，而定點DSP的數(shù)據(jù)寬度可以為16位、20位、24位或32位。顯然，對于相同算法格式的DSP，數(shù)據(jù)寬度越大，精度越高。但是，數(shù)據(jù)寬度與DSP尺寸、引腳數(shù)及存儲器等有直接關(guān)系。數(shù)據(jù)寬度越寬，DSP尺寸越大，引腳越多，存儲器要求也越高。所以，在滿足設(shè)計要求的前提下，盡量選用數(shù)據(jù)寬度小的DSP，以降低開發(fā)成本。而對少量精度要求高的代碼可以采取雙精度算法。如果大多數(shù)計算對精度要求都很高，那么就需要選用較大數(shù)據(jù)寬度的處理器。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/349TMS320C55xDSP原理及應(yīng)用1.4.3存儲器

DSP片內(nèi)都集成一定數(shù)量的存儲器，并且可以通過外部總線進(jìn)行存儲器擴(kuò)展。選擇DSP時，要根據(jù)具體應(yīng)用對存儲空間大小及對外部總線的要求來選擇。DSP的內(nèi)部存儲器通常包括Flash存儲器、RAM存儲器等。Flash存儲器通常用來存儲程序及重要的數(shù)據(jù)，F(xiàn)lash存儲器是一種非易失存儲器，當(dāng)系統(tǒng)掉電后還能夠保留所存儲的信息，F(xiàn)lash存儲器的缺點是讀/寫速度較慢，而向Flash存儲器寫入數(shù)據(jù)的過程比較煩瑣。DSP中最重要的存儲器是RAM存儲器，例如在TMS320VC5510處理器中就集成了320KB的RAM存儲器。有的DSP片內(nèi)集成了多存取存儲器，允許在一個指令周期內(nèi)對存儲器進(jìn)行多次訪問；也有的DSP片內(nèi)集成了指令緩存，允許從緩存讀取指令，從而將存儲器空閑出來進(jìn)行數(shù)據(jù)讀取。DSP外部總線可以擴(kuò)展多種存儲器，其中既有EPROM、Flash等非易失存儲器，又有SRAM、FIFO等可快速訪問的存儲器，還可以連接SDRAM、DDRSDRAM等大容量存儲器，而外部總線的數(shù)據(jù)寬度也從16位向32位和64位發(fā)展。這些特點也是選擇DSP時可以參考的依據(jù)。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/350TMS320C55xDSP原理及應(yīng)用1.4.4功耗

由于DSP器件越來越多地應(yīng)用在便攜式產(chǎn)品中，因此功耗是一個重要的考慮因素。下面是一些常見的降低系統(tǒng)功耗的技術(shù)。

（1）低工作電壓。目前DSP的工作電壓有5V，3.3V，2.5V，1.8V等多種。

（2）“休眠”或“空閑”模式。大多數(shù)處理器具有關(guān)斷處理器部分時鐘的功能以降低功耗。第1章數(shù)字信號處理和DSP系統(tǒng)

（3）可編程時鐘分頻器。有的DSP可以在運(yùn)行時動態(tài)編程改變處理器時鐘頻率以降低功耗。

（4）外圍控制。一些DSP器件允許程序中止系統(tǒng)暫時不使用的外圍電路功能。2023/2/351TMS320C55xDSP原理及應(yīng)用1.4.5開發(fā)工具選擇DSP芯片時，必須注意其開發(fā)工具的支持情況（包括軟件開發(fā)工具、硬件開發(fā)工具）。軟件開發(fā)工具包括編譯器、匯編器、鏈接器、調(diào)試器、代碼模擬器、代碼庫及實時操作系統(tǒng)（RealTimeOperationSystem，RTOS）等，而硬件工具包括評估板和仿真器等。

第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/352TMS320C55xDSP原理及應(yīng)用1.5DSP應(yīng)用系統(tǒng)設(shè)計流程

（1）確定系統(tǒng)性能指標(biāo)。根據(jù)應(yīng)用目標(biāo)對系統(tǒng)進(jìn)行任務(wù)劃分，進(jìn)行采樣率、信號通道數(shù)、程序大小的確定。（3）選擇DSP芯片及其他系統(tǒng)組件。選擇一片合適的DSP芯片是至關(guān)重要的，因為這不僅關(guān)系到系統(tǒng)的性能和成本，而且決定著外部存儲器、各種接口、ADC、DAC、電平轉(zhuǎn)換器、電源管理芯片等其他系統(tǒng)組件的選擇。

（4）硬件設(shè)計和調(diào)試。根據(jù)選定的主要元器件建立電路原理圖、設(shè)計制作PCB、器件安裝、加電調(diào)試。第1章數(shù)字信號處理和DSP系統(tǒng)

（2）核心算法模擬和驗證。用C語言等高級語言或MATLAB、SystemView等開發(fā)工具模擬待選的或擬訂的信號處理核心算法（Algorithm），進(jìn)行功能驗證、性能評價和優(yōu)化，以確定最佳的信號處理方法。2023/2/353TMS320C55xDSP原理及應(yīng)用

（5）軟件設(shè)計和測試。用DSP匯編語言或C語言或兩者嵌套的方法生成可執(zhí)行程序。用DSP軟件模擬器（Simulator）、或者用DSP仿真器（Emulator）進(jìn)行程序調(diào)試。

（6）系統(tǒng)測試、集成。將軟件加載到硬件系統(tǒng)中運(yùn)行，并通過用DSP仿真器（Emulator）等測試手段檢查其運(yùn)行是否正常、穩(wěn)定，是否符合實時要求。第1章數(shù)字信號處理和DSP系統(tǒng)

2023/2/354TMS320C55xDSP原理及應(yīng)用

DSP系統(tǒng)的一般設(shè)計流程圖2023/2/355TMS320C55xDSP原理及應(yīng)用2023/2/356TMS320C55xDSP原理及應(yīng)用DSP技術(shù)的發(fā)展趨勢

DSP技術(shù)的發(fā)展趨勢，可用四個字“多快好省”來概括。1.多?？蓮膹V度和深度看。廣度是指DSP