微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)-第三章

微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)第三章微處理器體系結(jié)構(gòu)及

關(guān)鍵技術(shù)3.1微處理器體系結(jié)構(gòu)及功能模塊簡(jiǎn)介處理器的主要功能處理器的基本結(jié)構(gòu)一個(gè)簡(jiǎn)化的處理器模型結(jié)構(gòu)示例3.2處理器設(shè)計(jì)

1.指令系統(tǒng)2.數(shù)據(jù)通路3.控制流程4.時(shí)序部件5.

控制邏輯3.3指令系統(tǒng)設(shè)計(jì)3.4指令流水線技術(shù)3.5典型微處理體系結(jié)構(gòu)簡(jiǎn)介2023/2/4數(shù)據(jù)類型、指令功能、指令格式、尋址方式ALU、Reg、總線寬度、周期程序、指令、微操作時(shí)鐘周期、工作周期、指令周期隨機(jī)邏輯、微程序(微碼)幾個(gè)概念中央處理單元

CentralProcessingUnit,CPU微處理器

MicroProcessingUnit,MPU微控制單元

MicroControlUnit,

MCU單片機(jī)計(jì)算機(jī)單片芯片控制器、運(yùn)算器、寄存器CPU、少量存儲(chǔ)器及I/O接口CPU+存儲(chǔ)器+總線/接口+外設(shè)*3/864微處理器的主要功能計(jì)算機(jī)系統(tǒng)設(shè)計(jì)師認(rèn)為：處理器是指一種能夠經(jīng)過(guò)多個(gè)步驟執(zhí)行計(jì)算任務(wù)的數(shù)字設(shè)備。從本質(zhì)上講，處理器的作用是協(xié)調(diào)和控制計(jì)算機(jī)的各個(gè)部件，并執(zhí)行程序的指令序列。處理器的5個(gè)主要功能：①指令控制：控制指令按程序邏輯順序執(zhí)行。②操作控制：按照指令執(zhí)行過(guò)程及指令約定功能的需求產(chǎn)生各種操作控制信號(hào)。③時(shí)序控制：能夠在適當(dāng)?shù)臅r(shí)間(時(shí)刻)使相應(yīng)操作控制信號(hào)有效，并保持所需的時(shí)長(zhǎng)。④數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)和邏輯運(yùn)算處理。⑤中斷處理：程序執(zhí)行過(guò)程中應(yīng)能夠及時(shí)處理出現(xiàn)的I/O操作請(qǐng)求及異常情況。CPU最基本的功能CPU的作用是協(xié)調(diào)和控制計(jì)算機(jī)的各個(gè)部件并執(zhí)行程序中的指令序列，因此應(yīng)具有以下基本功能：①取指令：當(dāng)程序已在存儲(chǔ)器中時(shí)，首先根據(jù)程序入口地址取出一條程序，需要發(fā)出指令地址及控制信號(hào)。②分析指令：即指令譯碼，是指對(duì)當(dāng)前取得的指令進(jìn)行分析，指出它要求什么操作，并產(chǎn)生相應(yīng)的操作控制命令。③執(zhí)行指令：根據(jù)分析指令時(shí)產(chǎn)生的“操作命令”形成相應(yīng)的操作控制信號(hào)序列，通過(guò)運(yùn)算器、存儲(chǔ)器及輸入/輸出設(shè)備的執(zhí)行，實(shí)現(xiàn)每條指令的功能，其中包括對(duì)運(yùn)算結(jié)果的處理以及下條指令地址的形成。*5/86微處理器的基本結(jié)構(gòu)馮·諾依曼機(jī)：5大部件存儲(chǔ)程序串行單順序數(shù)據(jù)通路CPU的RTL描述：數(shù)據(jù)通路控制器數(shù)據(jù)通路:ALU＋Reg+內(nèi)部總線ALU：運(yùn)算Reg組：暫存內(nèi)總線：傳輸控制器輸入輸出CPU與內(nèi)存儲(chǔ)器的接口1.對(duì)外形成三總線形式；2.寄存器MAR和MBR簡(jiǎn)化了CPU與主存之間的傳送通路，使其容易控制;3.寄存器MAR和MBR對(duì)用戶透明,即不能編程訪問(wèn)；微處理器的總體結(jié)構(gòu)數(shù)據(jù)通道組成：ALU+寄存器+內(nèi)部總線功能：基本的二進(jìn)制算術(shù)、邏輯及移位運(yùn)算；根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志（進(jìn)/借位、溢出等）；特性：數(shù)據(jù)通路寬度：即字長(zhǎng)，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運(yùn)算并將結(jié)果保存的過(guò)程。控制單元（控制器）時(shí)序控制部件：指令周期、工作周期、時(shí)鐘周期(工作脈沖)指令譯碼邏輯：微程序（CISC）、硬連邏輯（RISC）、……3.3指令系統(tǒng)設(shè)計(jì)指令集結(jié)構(gòu)(ISA)是體系結(jié)構(gòu)的主要內(nèi)容之一，其功能設(shè)計(jì)實(shí)際就是確定軟硬件的功能分配?？紤]因素速度、成本和靈活性實(shí)現(xiàn)方式硬件、軟件優(yōu)化策略RISC、CISC；流水線；多核；……實(shí)現(xiàn)內(nèi)容數(shù)據(jù)類型、指令功能、指令格式、尋址方式實(shí)現(xiàn)步驟根據(jù)應(yīng)用初擬出指令的分類和具體的指令；編寫出針對(duì)該指令系統(tǒng)的各種高級(jí)語(yǔ)言編譯程序；對(duì)多種算法程序進(jìn)行模擬測(cè)試，確認(rèn)指令系統(tǒng)的操作碼和尋址方式的效能是否都比較高；用硬件實(shí)現(xiàn)高頻使用的指令，軟件實(shí)現(xiàn)低頻使用指令。機(jī)器指令符號(hào)表示法由于直接與機(jī)器指令二進(jìn)制表示法打交道很困難，于是普遍使用的是機(jī)器指令符號(hào)表示法(symbolrepresentation)。操作碼可縮寫成助記符(mnemonic)來(lái)表示：

ADD加 SUB減 MUL乘 DIV除 LOAD由存儲(chǔ)器裝入 STOR存入存儲(chǔ)器*12/86匯編語(yǔ)言指令支持的數(shù)據(jù)類型確認(rèn)某種特殊類型的數(shù)據(jù)是否應(yīng)該得到硬件支持?jǐn)?shù)值型數(shù)據(jù)：無(wú)符號(hào)整數(shù)、帶符號(hào)整數(shù)、浮點(diǎn)數(shù)非數(shù)值數(shù)據(jù)：字符串確認(rèn)字長(zhǎng)（對(duì)數(shù)據(jù)長(zhǎng)度的限制）截?cái)啵╰runcation）或溢出（overflow）在選擇數(shù)據(jù)格式和長(zhǎng)度時(shí)需要平衡數(shù)值范圍、程序執(zhí)行期間發(fā)生溢出的可能性、處理設(shè)備和存儲(chǔ)設(shè)備的復(fù)雜性、以及價(jià)格和速度等因素。指令類型指令按功能可分成以下三種基本類型：數(shù)據(jù)傳輸：將數(shù)據(jù)從一個(gè)地方（源地址）復(fù)制到另一個(gè) 地方（目的地址），傳輸結(jié)束后源地址中的內(nèi)容不變。數(shù)據(jù)傳送范圍：R->R、R->M、M->R或M->M

數(shù)據(jù)傳送寬度：一般為固定值（如8、16或32bit），其 它寬度的數(shù)據(jù)傳送一般可通過(guò)軟件移位和合 并操作來(lái)實(shí)現(xiàn)。數(shù)據(jù)運(yùn)算：包括算術(shù)運(yùn)算（加、減、乘、除等）和邏輯運(yùn)算（與、或、非、異或等）。 該類指令需要明確操作數(shù)的類型和長(zhǎng)度。控制類：用于改變正常的程序執(zhí)行流程，完成程序的跳轉(zhuǎn)，主要包括轉(zhuǎn)移指令和過(guò)程指令。I/O機(jī)器指令要素操作碼(operationcode，opcode)：需要完成的操作；源操作數(shù)(sourceoperandreference)：操作所需的輸入；結(jié)果操作數(shù)(resultoperandreference)：操作產(chǎn)生的結(jié)果；下一條指令(nextinstructionreference)：告訴CPU到哪里取下一條指令。*指令格式在計(jì)算機(jī)內(nèi)部，指令由一個(gè)位串來(lái)表示。相應(yīng)于指令的各要素，這些位串劃分成幾個(gè)字段：操作碼字段：說(shuō)明CPU應(yīng)進(jìn)行的操作按操作類型分組：同類操作要求同樣或類似的控制信號(hào)，因此編碼也類似（有盡可能多的公共位）操作數(shù)字段/地址字段：說(shuō)明源操作數(shù)和目的操作數(shù)存放的位置信息(R、M或I/O);說(shuō)明源操作數(shù)和目的操作數(shù)的數(shù)據(jù)類型;下一條指令地址字段：如緊跟當(dāng)前指令，在主存或虛存中，則不需顯示引用；如可能產(chǎn)生跳轉(zhuǎn)，則需要顯示給出存儲(chǔ)地址；操作碼字段常見(jiàn)指令字段分配擴(kuò)展操作碼操作數(shù)字段

二元操作(binaryoperation)是一種基本操作類型，這樣的指令通常包含三個(gè)操作數(shù)地址：兩個(gè)源操作數(shù)和一個(gè)目的(結(jié)果)操作數(shù)。為了縮短指令長(zhǎng)度，可以采用以下方法：只有一個(gè)地址指定給存儲(chǔ)器中的操作數(shù)，而其余地址都指定給寄存器，可以在指令格式中明確地指定其寄存器號(hào)。把一個(gè)、兩個(gè)或三個(gè)操作數(shù)的地址在指令格式中變成隱含的地址。隱含的地址可以指定給專用寄存器，而這些寄存器的名字隱含在指令格式的操作碼中。尋址方式操作數(shù)實(shí)際存放位置：尋址方式：1．在指令碼中指定操作數(shù)：立即數(shù)尋址2．在寄存器中指定操作數(shù)：寄存器（直接）尋址3．在存儲(chǔ)器中指定操作數(shù)：存儲(chǔ)器直接尋址、存儲(chǔ)器間接尋址4．在匯編程序中指定操作數(shù)：

相對(duì)尋址5．操作數(shù)在I/O接口中：存儲(chǔ)器尋址（存儲(chǔ)器映像編址）或端口尋址（獨(dú)立編址）立即數(shù)尋址

immediateaddressingmode寄存器直接尋址方式

registerdirectaddressingmode指令的地址字段給出寄存器號(hào)（名），而被指定的寄存器的內(nèi)容就是操作數(shù)。存儲(chǔ)器直接尋址

memorydirectaddressingmode 指令的地址字段直接給定一個(gè)立即數(shù)作為存儲(chǔ)單元的地址。寄存器直接尋址存儲(chǔ)器間接尋址

memoryindirectaddressingmode(1)寄存器間接尋址方式(2)存儲(chǔ)器間接尋址方式(3)位移量尋址方式(4)變址尋址方式(5)比例尺尋址方式用于加強(qiáng)編寫與位置無(wú)關(guān)的匯編語(yǔ)言程序寄存器間接尋址方式

registerindirectaddressingmode將存儲(chǔ)器地址指定在寄存器中，即讓寄存器內(nèi)容指向一個(gè)可訪問(wèn)到操作數(shù)的存儲(chǔ)器單元。*24/86存儲(chǔ)器間接尋址方式

memoryindirectaddressingmode

多級(jí)間接尋址；通常用于訪問(wèn)存儲(chǔ)器中的“跳轉(zhuǎn)表”：跳轉(zhuǎn)表首址指定在寄存器中，該表中的每個(gè)表項(xiàng)指向一個(gè)可訪問(wèn)到操作數(shù)的存儲(chǔ)器單元。位移量尋址方式

displacementaddressingmode

通常用于數(shù)組、矩陣類向量數(shù)據(jù)的存取立即數(shù)值指定數(shù)組首址，寄存器指定組內(nèi)偏移；指數(shù)尋址方式

indexedaddressingmode

通常用于數(shù)組、矩陣類向量數(shù)據(jù)的存取：寄存器Rs值指定數(shù)組首址，寄存器Rx指定組內(nèi)偏移；比例尺尋址方式

scaledaddressingmode用字節(jié)表示的操作數(shù)的長(zhǎng)度PC相對(duì)尋址方式

ProgramCounter-relatedaddressingmode

主要用在轉(zhuǎn)移和跳轉(zhuǎn)指令，指定匯編語(yǔ)言程序碼的內(nèi)部位置作為目的地址偏移量操作數(shù)。指令：JMPLable操作：PC←(PC)updated+immSign_ext指令集設(shè)計(jì)示例假設(shè)某機(jī)器的字長(zhǎng)是8位，支持常見(jiàn)的簡(jiǎn)單指令：指令是雙地址指令，源操作數(shù)采用2種尋址方式—寄存器尋址(R0~R1)和立即尋址；目標(biāo)操作數(shù)可采用2種尋址方式－寄存器尋址和存儲(chǔ)器直接尋址。請(qǐng)為下述九條機(jī)器指令設(shè)計(jì)可行的代碼方案。若采用定長(zhǎng)編碼（8bit）方案，可定義指令格式如下：76543210=0000表示ADD=0001表示SUB=0010表示MOV=0011表示IN=0100表示OUT=0101表示RR……目的操作數(shù)尋址方式：0—直接尋址

1—寄存器尋址目標(biāo)寄存器編號(hào)源操作數(shù)尋址方式：0—立即尋址

1—寄存器尋址源寄存器編號(hào)操作碼機(jī)器指令集3.4流水線技術(shù)的特點(diǎn)單個(gè)操作延遲增加；整體吞吐量增加；延遲＝320ps吞吐量＝1/320ps

＝

3.125GIPS延遲＝360ps吞吐量＝1/120ps＝8.33GIPS流水線時(shí)序過(guò)程流水線的局限性各階段性能差異會(huì)導(dǎo)致流水線性能下降寄存器延遲開(kāi)銷導(dǎo)致流水線性能下降硬件空閑延遲＝?ps吞吐量＝?GIPS延遲＝360ps吞吐量＝5.88GIPS指令流水線設(shè)計(jì)基本要求流水線各個(gè)段的操作相互獨(dú)立流水線各個(gè)段的操作同步性能指標(biāo)吞吐率(ThroughputRate)加速比(SpeedupRatio)效率(Efficiency)相關(guān)及處理

結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)理想流水線：各級(jí)延時(shí)時(shí)間相等；無(wú)等待時(shí)間；大量代碼不斷流；吞吐率(ThroughputRate)吞吐率Tp：指單位時(shí)間內(nèi)能完成的作業(yè)量。最大吞吐率Tpmax：流水線達(dá)到穩(wěn)定狀態(tài)后的吞

吐率。用于描述流水線執(zhí)行各種運(yùn)算的速率，通常表示為每秒執(zhí)行的運(yùn)算數(shù)或每周期執(zhí)行的運(yùn)算數(shù)。若一個(gè)m級(jí)線性流水線各級(jí)時(shí)長(zhǎng)(即拍長(zhǎng))均為Δt，則連續(xù)處理n條指令時(shí)的實(shí)際吞吐率Tp為：可以看出，當(dāng)n→時(shí)，最大吞吐率Tpmax＝1/Δt加速比(SpeedupRatio)非流水線執(zhí)行時(shí)間相對(duì)流水線執(zhí)行時(shí)間之比。若一個(gè)m級(jí)線性流水線各級(jí)時(shí)長(zhǎng)(即拍長(zhǎng))均為Δt，則連續(xù)處理n條指令時(shí)的加速比Sp為:可以看出，當(dāng)n→時(shí)，Sp→m，即最大加速比等于流水線的段數(shù)m。效率(Efficiency)一定時(shí)段內(nèi)，流水線所有段處于工作狀態(tài)的比率。若一個(gè)m級(jí)線性流水線各級(jí)時(shí)長(zhǎng)(即拍長(zhǎng))均為Δt，則連續(xù)處理n條指令時(shí)的效率E為:E=指令完成時(shí)間內(nèi)占用的時(shí)空區(qū)/指令總時(shí)空區(qū)可以看出，當(dāng)n→時(shí)，E→1，即流過(guò)流水線的指令越多，流水線效率越高。3.2處理器設(shè)計(jì)數(shù)據(jù)通道組成：ALU+寄存器+內(nèi)部總線功能：基本的二進(jìn)制算術(shù)、邏輯及移位運(yùn)算；根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志（進(jìn)/借位、溢出等）；特性：數(shù)據(jù)通路寬度：即字長(zhǎng)，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運(yùn)算并保存結(jié)果的過(guò)程?？刂茊卧刂破鳎r(shí)序控制部件指令譯碼邏輯微處理器設(shè)計(jì)1、擬定指令系統(tǒng)：需要完成哪些操作。2、確定總體結(jié)構(gòu)：寄存器設(shè)置、運(yùn)算部件、控制部件的設(shè)計(jì)3、安排時(shí)序：時(shí)序控制信號(hào)的產(chǎn)生（控制器完成具體產(chǎn)生）4、擬定指令流程：指令執(zhí)行過(guò)程中的每一步傳送操作的流程。5、形成控制邏輯：根據(jù)指令流程形成最終的控制邏輯。程序、指令、微操作3.2.4時(shí)序控制部件時(shí)序控制部件：用以產(chǎn)生各種系統(tǒng)所需的、滿足時(shí)序要求的控制信號(hào)。指令周期

讀取并執(zhí)行一條指令所需的時(shí)間工作周期

指令周期中的不同工作階段時(shí)鐘周期系統(tǒng)中最小的基本時(shí)間分段CPU中的多級(jí)時(shí)序一個(gè)指令周期中的多個(gè)工作周期現(xiàn)代控制器設(shè)計(jì)趨勢(shì):

采用非集中控制模式，I/O和存儲(chǔ)器擁有各自的控制器，從而變?yōu)樽灾鞯墓δ懿考?/p>

I/O和存儲(chǔ)器采用異步控制。按照微控制命令的形成方式，控制器可分為隨機(jī)邏輯控制和微程序控制兩種基本類型。3.2.5控制器的設(shè)計(jì)

控制器根據(jù)指令譯碼結(jié)果和當(dāng)前狀態(tài)決定在什么時(shí)間、根據(jù)什么條件、發(fā)出什么命令、做什么操作：生成時(shí)序控制信號(hào)生成指令執(zhí)行所需的控制信號(hào)響應(yīng)各種中斷或異常事件請(qǐng)求隨機(jī)邏輯CPU的結(jié)構(gòu)隨機(jī)邏輯(硬連邏輯)體系結(jié)構(gòu)用布爾邏輯函數(shù)來(lái)表示控制單元的輸入和輸出之間的關(guān)系。時(shí)序部件指令預(yù)處理隨機(jī)邏輯體系結(jié)構(gòu)需求背景：銷售量很大(性能要求不是很高)目標(biāo)：減少制造費(fèi)用方法：減少使用的門電路總數(shù)用途：支持簡(jiǎn)單指令集隨機(jī)邏輯CPU的特點(diǎn)優(yōu)點(diǎn)：

可通過(guò)簡(jiǎn)化指令減少所使用的門電路總數(shù)從而減少制造費(fèi)用。缺點(diǎn)：指令集結(jié)構(gòu)與硬件邏輯方程之間存在著密切聯(lián)系，設(shè)計(jì)過(guò)程復(fù)雜。重用性差，設(shè)計(jì)成果很少能再利用到以后的新CPU設(shè)計(jì)中。適用于較簡(jiǎn)單的指令集結(jié)構(gòu)。隨機(jī)邏輯控制器(硬連線邏輯控制器)：采用組合邏輯控制方式的控制器隨機(jī)邏輯CPU的設(shè)計(jì)步驟指令集結(jié)構(gòu)驅(qū)動(dòng)硬件的邏輯方程定義所需的指令集結(jié)構(gòu)；根據(jù)指令集決定硬件邏輯及狀態(tài)機(jī)；硬件邏輯方程反饋到指令集結(jié)構(gòu)對(duì)指令集結(jié)構(gòu)做必要的修改和優(yōu)化；最大限度地減少邏輯復(fù)雜度；最小化邏輯門數(shù)目 優(yōu)化硬件邏輯、盡可能地少用觸發(fā)器優(yōu)化硬件時(shí)序邏輯門級(jí)數(shù)最小化；建立并行通路以滿足時(shí)序約束(增加邏輯)簡(jiǎn)化指令集 邏輯簡(jiǎn)單、寄存器數(shù)量少隨機(jī)邏輯CPU的設(shè)計(jì)要點(diǎn)RISC最重要的目的隨機(jī)邏輯CPU的操作1-取指令①程序計(jì)數(shù)器的值經(jīng)MUX送到存儲(chǔ)器；②存儲(chǔ)器送回的指令寫入指令寄存器；③程序計(jì)數(shù)器加1后回寫；隨機(jī)邏輯CPU的操作2-指令執(zhí)行①寄存器堆中的某個(gè)地址寄存器通過(guò)MUX尋址存儲(chǔ)器，獲得ALU的一個(gè)操作數(shù)；②另一個(gè)操作數(shù)來(lái)自于寄存器堆中的數(shù)據(jù)寄存器；③ALU的結(jié)果值被回寫入寄存器堆。BalancingOperatorsa,b,c,d:4-bitvectorsout=a*b*c*dXabXcXdzXabout=(a*b)*(c*d)XcdXzUnbalancedBalanced4x48x412x416-bit4x44x48x816-bitDelaythrough3StagesofMultiplyDelaythrough2StagesofMultiply隨機(jī)邏輯CPU的指令集設(shè)計(jì)考慮如何讓邏輯門可以快速而方便地實(shí)現(xiàn)指令譯碼。在隨機(jī)邏輯CPU的指令集中，可以使用以下4種類型的指令：分支指令(branchinstruction)、存儲(chǔ)器引用指令(memoryreferenceinstruction)、ALU指令(ALUinstruction)、設(shè)置指令(SETinstruction)一般的設(shè)計(jì)方法是將指令內(nèi)部的結(jié)構(gòu)劃分成多個(gè)指令字段(field)。同時(shí)還要求這些指令字段在各指令中所放的位置盡可能一樣。這樣，在CPU中可以減少指令譯碼所需的邏輯數(shù)量。52/86指令的簡(jiǎn)化示例如果限制在機(jī)器內(nèi)部只用一個(gè)累加器，則指令集就會(huì)被限制在如下范圍內(nèi)：①使用單目操作數(shù)的指令，可以將累加器作為一個(gè)源操作數(shù)，同時(shí)可作為一個(gè)目的操作數(shù)。②使用雙目操作數(shù)的指令，可以將累加器作為一個(gè)源操作數(shù)，以存儲(chǔ)器作為另一個(gè)源操作數(shù)，累加器同時(shí)也可作為目的操作數(shù)。如果只用一個(gè)索引寄存器，則尋址模式將局限于以下兩種方式：①

當(dāng)進(jìn)行直接存儲(chǔ)器尋址時(shí)，存儲(chǔ)器地址由指令中的部分字段提供。②當(dāng)進(jìn)行指數(shù)尋址時(shí)，目標(biāo)地址一部分來(lái)自指令的存儲(chǔ)器地址，與指數(shù)寄存器相加之后，形成目標(biāo)操作數(shù)的地址。微碼CPU的結(jié)構(gòu)在微碼結(jié)構(gòu)中，控制單元的輸入和輸出之間的關(guān)系被視為一個(gè)存儲(chǔ)系統(tǒng)。時(shí)序部件指令預(yù)處理工作原理微程序控制(存儲(chǔ)控制)組成微碼控制器+微代碼微碼CPU的特點(diǎn)優(yōu)點(diǎn)：可以通過(guò)減少取指令次數(shù)的方法來(lái)降低存儲(chǔ)器總訪問(wèn)時(shí)間從而提高系統(tǒng)性能；簡(jiǎn)化硬件設(shè)計(jì)，可使其成品機(jī)器幾乎沒(méi)有設(shè)計(jì)上的錯(cuò)誤；建立或改動(dòng)微代碼比建立或改動(dòng)電路省時(shí)、不易出錯(cuò)，因此更易于創(chuàng)建新的CPU版本；缺點(diǎn)：同樣功能微代碼比硬連邏輯實(shí)現(xiàn)的開(kāi)銷大；*55/86微碼結(jié)構(gòu)與隨機(jī)邏輯結(jié)構(gòu)的比較硬件設(shè)計(jì)開(kāi)銷隨機(jī)邏輯CPU的硬件和指令集必須同步進(jìn)行設(shè)計(jì)和優(yōu)化，因此比較復(fù)雜。微碼CPU的指令集設(shè)計(jì)并不直接影響現(xiàn)有硬件，修改指令集并不需要重新設(shè)計(jì)新的硬件。性能如果采用相同指令集，則隨機(jī)邏輯CPU操作會(huì)更快。如果執(zhí)行相同的計(jì)算任務(wù)，微碼CPU能夠通過(guò)使用更少(但更復(fù)雜)的指令達(dá)到更高性能。當(dāng)系統(tǒng)整體性能受限于存儲(chǔ)器的速度時(shí)，微碼CPU對(duì)性能提高的優(yōu)勢(shì)更為明顯。*56/86微碼CPU的設(shè)計(jì)步驟建立硬件體系結(jié)構(gòu)，保證其具備執(zhí)行必要基本功能步驟的功能。將指令分割成許多微步驟，轉(zhuǎn)寫成微程序并寫入控制存儲(chǔ)器。微指令Micro-instruction微程序Micro-program（固件fireware）指令instruction微碼CPU的操作1-指令譯碼與執(zhí)行控制邏輯對(duì)IR中的指令譯碼，確定對(duì)應(yīng)微碼程序地址并寫入PC；PC向微碼ROM提供

地址，返回的微碼寫入IR；IR譯碼后產(chǎn)生相應(yīng)的控制信號(hào)；PC地址加1后獲取下一條微指令地址，直到完成整個(gè)微碼程序微碼CPU的操作2-讀寫數(shù)據(jù)數(shù)據(jù)通路一般應(yīng)有如下三個(gè)基本的時(shí)鐘周期：從存儲(chǔ)器讀數(shù)據(jù)后：寫入寄存器堆(RegisterFile)；寫入指令寄存器(IR)；寫入臨時(shí)寄存器(TempIn)；作為ALU的一個(gè)輸入；從寄存器讀數(shù)據(jù)后：寫入存儲(chǔ)器地址寄存器MAR；寫入臨時(shí)寄存器作為ALU的一個(gè)輸入；存入存儲(chǔ)器；將Result寄存器內(nèi)容寫入寄存器組，或存入存儲(chǔ)器；3.5ARM體系結(jié)構(gòu)1。RISC指令集，內(nèi)核小，功耗低、成本低2。哈佛結(jié)構(gòu)3。運(yùn)算器操作數(shù)只能從寄存器輸入/輸出4。采用桶式移位器處理ALU輸入，靈活高速ARM指令系統(tǒng)特點(diǎn)1、RISC指令規(guī)則，適合流水設(shè)計(jì)2、尋址方式靈活簡(jiǎn)單，執(zhí)行效率高3、所有指令的條件執(zhí)行實(shí)現(xiàn)最快速的代碼執(zhí)行4、支持Thumb（16位）/ARM（32位）雙指令集，能很好的兼容8位/16位器件3.58086體系結(jié)構(gòu)1、馮式結(jié)構(gòu)2、運(yùn)算器操作數(shù)可以從寄存器、存儲(chǔ)器或I/O端口獲得3、分成兩大功能部件EU、BIU8086指令系統(tǒng)特點(diǎn)1。為保持兼容性采用變長(zhǎng)的、高度不規(guī)則的CISC指令集。2。是基于