微機(jī)原理總線(xiàn)PROFIBUSCANBUS

微機(jī)原理、匯編與接口技術(shù)朱定華2008.84.14.24.3總線(xiàn)概述8086/8088的CPU總線(xiàn)與時(shí)序Pentium的CPU總線(xiàn)第四章總線(xiàn)4.1總線(xiàn)概述總線(xiàn)是一種數(shù)據(jù)通道，系統(tǒng)各部件共享總線(xiàn)可同時(shí)掛接多個(gè)部件總線(xiàn)分為：內(nèi)部總線(xiàn)、局部總線(xiàn)、外部總線(xiàn)總線(xiàn)上任一部件發(fā)送的信息，系統(tǒng)內(nèi)連接到總線(xiàn)上的部件均可收到信息傳輸時(shí)，每次只能有一個(gè)發(fā)送部件可利用總線(xiàn)給一個(gè)接收部件發(fā)送信息4.14.3總線(xiàn)概述8086/8088的CPU總線(xiàn)與時(shí)序Pentium的CPU總線(xiàn)第四章總線(xiàn)4.24.28086/8088的CPU總線(xiàn)與時(shí)序4.2.18086/8088的CPU引線(xiàn)

8086/8088均為40條引線(xiàn)、雙列直插式封裝，某些引線(xiàn)有多重功能，其功能轉(zhuǎn)換有兩種情況：一種是分時(shí)復(fù)用，另一種是按組態(tài)定義.最小組態(tài)→用8088微處理器構(gòu)成一個(gè)較小系統(tǒng)，即所連的存儲(chǔ)器容量不大，I/O端口也不多，此時(shí)系統(tǒng)的控制總線(xiàn)由8088直接提供.最大組態(tài)→用8088構(gòu)成一個(gè)較大系統(tǒng)時(shí)，系統(tǒng)的控制信號(hào)不能由CPU直接提供，而必須由總線(xiàn)控制器控制產(chǎn)生.用8088微處理器構(gòu)成系統(tǒng)時(shí)，有兩種不同的組態(tài)：數(shù)據(jù)與低8位地址分時(shí)復(fù)用狀態(tài)與高4位地址分時(shí)復(fù)用最大（最?。┙M態(tài)下的控制信號(hào)8088CPU引線(xiàn)的排列

與組態(tài)無(wú)關(guān)的引線(xiàn)電源和定時(shí)線(xiàn)控制工作在什么組態(tài)8088CPU的引線(xiàn)信號(hào)：1.地址和數(shù)據(jù)線(xiàn)2.控制和狀態(tài)線(xiàn)3.電源和定時(shí)線(xiàn)（1）AD7～AD0低8位地址/數(shù)據(jù)線(xiàn).利用內(nèi)部的多路開(kāi)關(guān)，數(shù)據(jù)與低8位地址分時(shí)復(fù)用這些引線(xiàn).當(dāng)CPU訪(fǎng)問(wèn)存儲(chǔ)器或外設(shè)時(shí)，先輸出訪(fǎng)問(wèn)地址，由外部鎖存器鎖存地址，再讀/寫(xiě)所需要的數(shù)據(jù)（2）A15～A8中間8位地址線(xiàn).8088內(nèi)部鎖存1.地址和數(shù)據(jù)線(xiàn)（3）A19～A16/S6～S3高四位地址/狀態(tài)線(xiàn).地址與狀態(tài)分時(shí)復(fù)用.訪(fǎng)問(wèn)外設(shè)時(shí)，4位地址線(xiàn)不用.存儲(chǔ)器的讀/寫(xiě)和I/O操作時(shí)這些線(xiàn)用來(lái)輸出狀態(tài)信息：S6S5S4S30F的IF位00ES01SS10CS11DS1.地址和數(shù)據(jù)線(xiàn)分兩種：一種8088組態(tài)有關(guān)的線(xiàn)，另一類(lèi)是與組態(tài)無(wú)關(guān)的線(xiàn)(1)MN/MX

控制8088工作與什么組態(tài).接電源（+5V），8088處于最小組態(tài)，接地，8088處于最大組態(tài)(2)最小組態(tài)下的控制信號(hào)線(xiàn)IO/M輸入輸出/存儲(chǔ)器選擇信號(hào).輸出低電平→訪(fǎng)存；輸出高電平→訪(fǎng)問(wèn)I/O端口WR寫(xiě)信號(hào).低電平有效，在執(zhí)行存儲(chǔ)器或I/O端口的寫(xiě)操作時(shí)輸出的一個(gè)選通信號(hào)INTA中斷響應(yīng)信號(hào).低電平有效.是8088響應(yīng)外部INTR而發(fā)出的中斷響應(yīng)信號(hào)2.控制和狀態(tài)線(xiàn)ALE地址鎖存允許信號(hào).是8088發(fā)出的選通脈沖，將AD7～AD0和A19/S6～A16/S3上出現(xiàn)的地址鎖存到外部地址鎖存器中DT/R數(shù)據(jù)發(fā)送/接收信號(hào).低電平→接收數(shù)據(jù)，高電平→發(fā)送數(shù)據(jù)DEN數(shù)據(jù)允許信號(hào).低電平有效SSO系統(tǒng)狀態(tài)輸出信號(hào).與IO/M、DT/R一起，反映8088所執(zhí)行的操作HOLD保持請(qǐng)求信號(hào).用于直接存儲(chǔ)器存取操作，即DMA請(qǐng)求輸入信號(hào)HLDA保持響應(yīng)信號(hào).DMA響應(yīng)回答信號(hào)2.控制和狀態(tài)線(xiàn)(3)最大組態(tài)下的控制信號(hào)線(xiàn)S2，S1，S03個(gè)狀態(tài)信號(hào).其譯碼輸出作為8088工作在最大組態(tài)時(shí)，對(duì)存儲(chǔ)器和I/O端的口讀/寫(xiě)操作信號(hào).3個(gè)狀態(tài)信號(hào)與CPU所執(zhí)行的操作見(jiàn)P177,表4-1RQ/GT0、RQ/GT1

總線(xiàn)請(qǐng)求/允許信號(hào).雙向，低電平有效.兩個(gè)外設(shè)同時(shí)發(fā)出總線(xiàn)請(qǐng)求時(shí)，RQ/GT0優(yōu)先權(quán)高于RQ/GT1LOCK鎖定信號(hào).低電平有效.該信號(hào)由前綴指令LOCK使其有效；有效時(shí)，別的總線(xiàn)設(shè)備不能取得對(duì)系統(tǒng)3總線(xiàn)的控制權(quán)QS0，QS1

隊(duì)列狀態(tài)信號(hào).用于提供8088指令隊(duì)列狀態(tài)2.控制和狀態(tài)線(xiàn)(4)與組態(tài)無(wú)關(guān)的引線(xiàn)RD讀選通信號(hào).低電平時(shí)有效，表示正在進(jìn)行存儲(chǔ)器或I/O讀操作READY準(zhǔn)備就緒信號(hào).是CPU尋址的存儲(chǔ)器或I/O口送來(lái)的響應(yīng)信號(hào)TEST測(cè)試信號(hào).它是由WAIT指令測(cè)試的信號(hào).低電平時(shí)，執(zhí)行WAIT后面的指令；高電平時(shí)，CPU進(jìn)入空轉(zhuǎn)等待狀態(tài)INTR中斷請(qǐng)求信號(hào).它是外設(shè)發(fā)來(lái)的可屏蔽中斷請(qǐng)求信號(hào)，可由標(biāo)志寄存器中的中斷允許標(biāo)志位來(lái)屏蔽NMI非屏蔽中斷請(qǐng)求信號(hào).它是邊沿觸發(fā)信號(hào)，是不可屏蔽的RESET

復(fù)位信號(hào)2.控制和狀態(tài)線(xiàn)VCC電源線(xiàn).要求加5V±10%的電壓GND地線(xiàn).8086/8088有兩條地線(xiàn)，這兩條地線(xiàn)都要接地CLK時(shí)鐘信號(hào).一般由時(shí)鐘信號(hào)發(fā)生器8284輸出，它提供8088的定時(shí)操作.8088的標(biāo)準(zhǔn)時(shí)鐘頻率為5MHz

3.電源和定時(shí)線(xiàn)4.2.28088的CPU系統(tǒng)和CPU總線(xiàn)1.地址鎖存器8088在訪(fǎng)問(wèn)存儲(chǔ)器或I/O設(shè)備時(shí)，低8位/高4位地址與數(shù)據(jù)/狀態(tài)分時(shí)復(fù)用，先輸出地址，后輸出數(shù)據(jù)/狀態(tài)，為了不使先送出的地址丟失，用8088組建系統(tǒng)時(shí)，必須用地址鎖存器

三態(tài)地址鎖存器8282、74LS37374LS373→8D鎖存器，其引線(xiàn)排列和功能為：2.雙向總線(xiàn)驅(qū)動(dòng)器74LS245→8總線(xiàn)傳送器，引線(xiàn)排列如圖：功能：輸出允許G傳送方向DIR

操作

LHA→BLLB→AH×

隔離→增強(qiáng)8088的負(fù)載能力3.時(shí)鐘發(fā)生器8284A

8088內(nèi)部沒(méi)有時(shí)鐘信號(hào)產(chǎn)生電路。而用8284向8088及系統(tǒng)提供符合定時(shí)要求的時(shí)鐘信號(hào)CLK、準(zhǔn)備好信號(hào)READY、復(fù)位信號(hào)RESET其內(nèi)部結(jié)構(gòu)的框圖如下圖所示：8284A的框圖3.時(shí)鐘發(fā)生器8284A

4.總線(xiàn)控制器8288

作用：工作在最大組態(tài)時(shí)，8088不直接提供總線(xiàn)控制信號(hào)（如ALE、存儲(chǔ)器讀/寫(xiě)、I/O讀寫(xiě)等），它只提供狀態(tài)信號(hào)S0～S2，8288對(duì)狀態(tài)信號(hào)譯碼轉(zhuǎn)換為總線(xiàn)控制信號(hào)電路：狀態(tài)譯碼

→對(duì)S0～S2譯碼命令信號(hào)發(fā)生器→產(chǎn)生命令信號(hào)控制信號(hào)產(chǎn)生器→產(chǎn)生總線(xiàn)控制信號(hào)；控制邏輯→控制8288工作方式。命令信號(hào)

MRDC存儲(chǔ)器讀命令.通知被選中單元，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線(xiàn)上MWTC存儲(chǔ)器寫(xiě)命令.把數(shù)據(jù)線(xiàn)上的數(shù)據(jù)，寫(xiě)入被選中存儲(chǔ)單元IORCI/O讀命令.通知被選中I/O口，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線(xiàn)上IOWCI/O寫(xiě)命令.把數(shù)據(jù)線(xiàn)上的數(shù)據(jù)寫(xiě)入被選中I/O口AMWC存儲(chǔ)器超前寫(xiě).同MWTC，只是提前一個(gè)時(shí)鐘脈沖

4.總線(xiàn)控制器8288

總線(xiàn)控制信號(hào)

DT/R數(shù)據(jù)發(fā)送/接收信號(hào)DEN數(shù)據(jù)允許信號(hào)MCE/PDEN設(shè)備級(jí)聯(lián)允許/外部數(shù)據(jù)允許信號(hào)ALE地址鎖存信號(hào)4.總線(xiàn)控制器8288

AIOWCI/O超前寫(xiě).同IOWC，超前一個(gè)時(shí)鐘脈沖INTA中斷響應(yīng)命令5.最小組態(tài)下的8088CPU系統(tǒng)

典型的最小組態(tài)下的8088CPU系統(tǒng)如圖：8088工作于最小組態(tài)系統(tǒng)地址總線(xiàn)系統(tǒng)數(shù)據(jù)總線(xiàn)系統(tǒng)控制總線(xiàn)A19～A16，A7～A0為分時(shí)復(fù)用線(xiàn)，必須用地址鎖存器74LS373或8282把這12位地址鎖存.A15～A8不用鎖存.在此全部鎖存數(shù)據(jù)線(xiàn)可加雙向驅(qū)動(dòng)器，也可直接輸出（小系統(tǒng)）.用8088的數(shù)據(jù)允許信號(hào)DEN接245的OE，8088的的收發(fā)控制DT/R接245的DIR8088的控制線(xiàn)可直接作系統(tǒng)控制總線(xiàn)，RD、WR和IO/M經(jīng)組合形成存儲(chǔ)器讀/寫(xiě)信號(hào)和I/O讀/寫(xiě)信號(hào).組合邏輯電路如右圖所示：5.最小組態(tài)下的8088CPU系統(tǒng)

6.最大組態(tài)下的8088CPU系統(tǒng)

最大組態(tài)下的8088CPU系統(tǒng)如圖：8088工作于最大組態(tài)8288工作在系統(tǒng)總線(xiàn)方式管理系統(tǒng)中斷系統(tǒng)地址總線(xiàn)系統(tǒng)數(shù)據(jù)總線(xiàn)8288控制形成控制總線(xiàn)1.指令周期、總線(xiàn)周期和T狀態(tài)

計(jì)算機(jī)是在程序控制下工作的，每條指令的執(zhí)行，都要經(jīng)過(guò)取指，譯碼，執(zhí)行三個(gè)階段，這些操作都是在時(shí)鐘脈沖CLK的統(tǒng)一控制下一步一步進(jìn)行的，它們都需要一定的時(shí)間4.2.38088的時(shí)序

T狀態(tài)→CPU處理動(dòng)作的最小單位，即一個(gè)時(shí)鐘周期.如：8088的時(shí)鐘頻率為5MHz，故時(shí)鐘周期或1個(gè)T狀態(tài)為200ns

指令周期→執(zhí)行一條指令所需要的時(shí)間.8088中不同指令的指令周期是不等長(zhǎng)的.最短2個(gè)時(shí)鐘周期，最長(zhǎng)200個(gè)時(shí)鐘周期（如：16位乘除法指令）

總線(xiàn)周期→把指令周期劃分為一個(gè)個(gè)總線(xiàn)周期.基本的總線(xiàn)周期有存儲(chǔ)器讀/寫(xiě)、I/O端口讀/寫(xiě)和中斷響應(yīng)周期如,從存儲(chǔ)器存取一個(gè)字節(jié)就是一個(gè)總線(xiàn)周期（1）存儲(chǔ)器讀周期→由4個(gè)T狀態(tài)組成存儲(chǔ)器讀周期和輸入周期時(shí)序

2.最小組態(tài)下的時(shí)序（2）存儲(chǔ)器寫(xiě)周期→由4個(gè)T狀態(tài)組成存儲(chǔ)器寫(xiě)周期和輸出周期時(shí)序

2.最小組態(tài)下的時(shí)序（1）存儲(chǔ)器讀周期→由4個(gè)T狀態(tài)組成最大組態(tài)時(shí)存儲(chǔ)器讀周期時(shí)序

3.最大組態(tài)下的時(shí)序（2）存儲(chǔ)器寫(xiě)周期→由4個(gè)T狀態(tài)組成最大組態(tài)時(shí)存儲(chǔ)器寫(xiě)周期時(shí)序

3.最大組態(tài)下的時(shí)序（3）I/O讀和I/O寫(xiě)周期→由5個(gè)T狀態(tài)組成最大組態(tài)時(shí)I/O讀周期和I/O寫(xiě)周期時(shí)序

3.最大組態(tài)下的時(shí)序4.24.1總線(xiàn)概述8086/8088的CPU總線(xiàn)與時(shí)序Pentium的CPU總線(xiàn)第四章總線(xiàn)4.34.3Pentium的CPU總線(xiàn)

A31～A3地址線(xiàn).雙向.低3位地址A2～A0不對(duì)外，用于組合成字節(jié)允許信號(hào)BE7～BE0

AP

地址的偶校驗(yàn)碼輸出線(xiàn)

ADS

地址狀態(tài)信號(hào)

A20M

A20

以上的地址線(xiàn)屏蔽信號(hào)

.與ISA總線(xiàn)兼容的計(jì)算機(jī)系統(tǒng)中必須有該信號(hào)

APCHK

地址校驗(yàn)出錯(cuò)信號(hào).在讀取Cache時(shí)，Pentium會(huì)對(duì)地址進(jìn)行偶校驗(yàn)，如有錯(cuò)，則該信號(hào)輸出低電平4.3.1地址線(xiàn)及控制信號(hào)

D63～DO

數(shù)據(jù)線(xiàn)

BE7～BE0

分別為8個(gè)字節(jié)的允許信號(hào)

DP7～DP0

奇偶校驗(yàn)信號(hào)

PCHK

讀校驗(yàn)出錯(cuò)

PEN

奇偶校驗(yàn)允許信號(hào).若該信號(hào)輸入為低電平，則在讀校驗(yàn)出錯(cuò)時(shí)處理器會(huì)自動(dòng)作異常處理4.3.2數(shù)據(jù)線(xiàn)及控制信號(hào)

D/C數(shù)據(jù)／控制信號(hào).高電平→當(dāng)前總線(xiàn)周期傳輸?shù)氖菙?shù)據(jù)，低電平→當(dāng)前總線(xiàn)周期傳輸?shù)氖侵噶?/p>

M/IO

存儲(chǔ)器/輸入輸出訪(fǎng)問(wèn)信號(hào).高電平訪(fǎng)存，低電平訪(fǎng)問(wèn)I/O端口

W/R

讀/寫(xiě)信號(hào).高電平→寫(xiě)操作，低電平→讀操作

LOCK

總線(xiàn)封鎖信號(hào).低電平有效

BRDY

突發(fā)就緒信號(hào)

NA

下一個(gè)地址有效信號(hào)

SCYC

分割周期信號(hào)

4.3.3總線(xiàn)周期控制信號(hào)

CACHECache控制信號(hào)

EADS

外部地址有效信號(hào)

KENCache允許信號(hào)

FLUSHCache擦除信號(hào)

AHOLD

地址保持請(qǐng)求信號(hào)

PCD和PWT

片外Cache控制信號(hào)

WB/WT

片內(nèi)Cache回寫(xiě)／通寫(xiě)選擇信號(hào)

HIT和HITMCache命中信號(hào)和命中Cache的狀態(tài)信號(hào)

INV

無(wú)效請(qǐng)求信號(hào)

4.3.4Cache控制信號(hào)

INTR

可屏蔽中斷請(qǐng)求信號(hào)

NM