數(shù)字電子技術基礎第07章

第七章半導體存儲器第七章半導體存儲器7.1概述能存儲大量二值信息的器件一、一般結構形式輸入/出電路I/O輸入/出控制1單元數(shù)龐大2輸入/輸出引腳數(shù)目有限二、分類1、從存/取功能分：①只讀存儲器(Read-Only-Memory）②隨機讀/寫（Random-Access-Memory）2、從工藝分：①雙極型②MOS型7.2ROM7.2.1掩模ROM一、結構二、舉例地址數(shù)據(jù)A1A0D3D2D1D0000101011011100100111110A0~An-1W0W(2n-1)D0Dm交點有二極管表示存1，沒有表示存0。輸出信號表達式與門陣列輸出表達式：或門陣列輸出表達式：兩個概念：存儲矩陣的每個交叉點是一個“存儲單元”，存儲單元中有器件存入“1”，無器件存入“0”存儲器的容量：“字數(shù)×位數(shù)”掩模ROM的特點：出廠時已經(jīng)固定，不能更改，適合大量生產(chǎn)簡單，便宜，非易失性7.2.2可編程ROM（PROM）總體結構與掩模ROM一樣，但存儲單元不同7.2.2可編程ROM（PROM）總體結構與掩模ROM一樣，但存儲單元不同AW：寫入放大器AR：讀出放大器寫入時，要使用編程器。字線（D）接編程脈沖（20V），DZ導通，AW輸出低，輸出低電平，使熔絲熔斷。讀出時，AR輸出的高電平不足以使DZ導通。7.2.3可擦除的可編程ROM（EPROM）總體結構與掩模ROM一樣，但存儲單元不同

EPROME2PROM一、用紫外線擦除的PROM（UVEPROM）輸入地址的高4位（A7~A4）加到行地址譯碼器上，從16行存儲單元中選出要讀的一行。輸入地址的低4位（A3~A0）加到列地址譯碼器上，再從選中的一行存儲單元中選出要讀的一位。SIMOS管二、電可擦除的可編程ROM（E2PROM）總體結構與掩模ROM一樣，但存儲單元不同N溝道增強型控制珊浮置珊浮置珊與漏區(qū)之間有一個極薄的氧化層選通管(N管)，提高擦、寫可靠性并保護隧道區(qū)的超薄氧化層存儲管讀出狀態(tài)擦除（寫1）狀態(tài)寫入（寫0）狀態(tài)三、快閃存儲器（FlashMemory）為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）浮置珊與襯底之間有一個極薄的氧化層快閃存儲器存儲單元7.3隨機存儲器RAM7.3.1靜態(tài)隨機存儲器（SRAM）一、結構與工作原理輸入0，寫操作；輸入1，讀操作。輸入0，正常工作；輸入1，輸出高阻。由許多存儲單元構成1024×4位RAM2114結構框圖行號列號64×64列地址譯碼器每次選中每行的4位A9一種簡單的讀/寫控制電路當選片信號CS＝1時，G5、G4輸出為0，三態(tài)門G1、G2、G3均處于高阻狀態(tài)，輸入/輸出（I/O）端與存儲器內(nèi)部完全隔離，存儲器禁止讀/寫操作，即不工作；當CS＝0時，芯片被選通：當＝1時，G5輸出高電平，G3被打開，于是被選中的單元所存儲的數(shù)據(jù)出現(xiàn)在I/O端，存儲器執(zhí)行讀操作；當＝0時，G4輸出高電平，G1、G2被打開，此時加在I/O端的數(shù)據(jù)以互補的形式出現(xiàn)在內(nèi)部數(shù)據(jù)線上，存儲器執(zhí)行寫操作。二、SRAM的存儲單元六管N溝道增強型MOS管T1、T2構成反相器T3、T4構成另一反相器T1～T4構成RS鎖存器。T1導通、T3截止為0狀態(tài)，T3導通、T1截止為1狀態(tài)。

只有當存儲單元所在的行、列對應的Xi、Yi線均為1時，該單元才與數(shù)據(jù)線接通，才能對它進行讀或?qū)?，這種情況稱為選中狀態(tài)。

存儲單元所在的行和列同時被選中后，Xi=1，Yj=1，T5~T8均導通。Q和Bj相連，和相連。如＝0、＝1，則A1通，A2和A3截止，Q經(jīng)A送到I/O端實現(xiàn)數(shù)據(jù)讀出。如＝1、＝0，則A1截止，A2和A3通，I/O上的數(shù)據(jù)寫入存儲單元。7.3.2*動態(tài)隨機存儲器（DRAM） 動態(tài)存儲單元是利用MOS管柵極電容可以存儲電荷的原理四管、三管動態(tài)MOS存儲單元：外圍控制電路簡單，讀出信號較大，但存儲電路本身結構較復雜，不利于集成化。單管動態(tài)MOS存儲單元：外圍控制電路較復雜，但存儲電路本身結構簡單，有利于集成化，目前廣為應用。7.4存儲器容量的擴展7.4.1位擴展方式適用于每片RAM,ROM字數(shù)夠用而位數(shù)不夠時接法：將各片的地址線、讀寫線、片選線并聯(lián)即可例：用八片1024x1位→1024x8位的RAM7.4.2字擴展方式適用于每片RAM,ROM位數(shù)夠用而字數(shù)不夠時1024x8RAM例：用四片256x8位→1024x8位RAM000111011011101101111110000111011011101101111110另一種實現(xiàn)方法例2已知44位RAM如圖所示。將他們擴展為88位RAM。求需要幾片44位RAM畫出電路圖7.5用存儲器實現(xiàn)組合邏輯函數(shù)一、基本原理從ROM的數(shù)據(jù)表可見： 若以地址線為輸入變量，則數(shù)據(jù)線即為一組關于地址變量的邏輯函數(shù)地址數(shù)據(jù)A1A0D3D2D1D0000101011011100100111110A0~An-1W0W(2n-1)字線位線三態(tài)門每個輸出代碼稱為一個“字”二、舉例

1.用ROM設計一個八段字符顯示的譯碼器2.用ROM產(chǎn)生如下一組多輸出邏輯函數(shù)ROM點陣圖例試用ROM構成能實現(xiàn)函數(shù)y=x2的運算表電路，x的取值范圍為0～15的正整數(shù)。解：(1)分析要求、設定變量自變量x的取值范圍為0～15的正整數(shù)，對應的4位二進制正整數(shù)，用B=B3B2B1B0表示。根據(jù)y=x2的運算關系，可求出y的最大值是152＝225，可以用8位二進制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。(2)列真值表—函數(shù)運算表

B3

B2

B1

B0

Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y0十進制數(shù)0000000000000000100000001100100000010040011000010019010000010000160101000110012501100010010036011100110001491000010000006410010101000181101001100100100101101111001121110010010000144110110101001169111011000100196111111100001225(3)寫標準與或表達式Y7=m12+m13+m14+m15Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y4=m4+m5+m7+m9+m11+m12Y3=m3+m5+m11+m13Y2=m2+m6+m10+m14Y1=0Y0=m1+m3+m5+m7+m9+m11+m13+m15(4)畫ROM存儲矩陣節(jié)點連接圖

為做圖方便，可將ROM矩陣中的二極管用節(jié)點表示。常用ROM和RAM舉例標準28腳雙列直插EPROM27642K×8位靜態(tài)CMOSRAM6116編程時，PGM引腳接低電平，VPP引腳接高電平（編程電平+25V），數(shù)據(jù)由數(shù)據(jù)總線輸入。

本章小結1．半導體存儲器是現(xiàn)代數(shù)字系統(tǒng)特別是計算機系統(tǒng)中的重要組成部件，它可分為RAM和ROM兩大類，絕大多數(shù)屬于MOS工藝制成的大規(guī)模數(shù)字集成電路。2．RAM是一種時序邏輯電路，具有記憶功能。其它存儲的數(shù)據(jù)隨電源斷電而消失，因此是一種易失性的讀寫存儲器。它包含有SRAM和DRAM兩種類型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠MOS管柵極電容存儲數(shù)據(jù)。因此，在不停電的情況下，SRAM的數(shù)據(jù)可以長久保持，而DRAM則必需定期刷新。3．ROM是一種非易失性的存儲器，它存儲的是固定數(shù)據(jù)，一般只能被讀出。根據(jù)數(shù)據(jù)寫入方式的不同，ROM又