電子電工第9章

第九章數(shù)字電路基礎(chǔ)及組合邏輯電路

第一節(jié)

數(shù)字電路基礎(chǔ)

第二節(jié)

門(mén)電路

第三節(jié)常用集成組合邏輯電路返回主目錄第一節(jié)數(shù)字電路基礎(chǔ)一、數(shù)字信號(hào)的概念1．?dāng)?shù)字信號(hào)的特點(diǎn)

電子電路所處理的電信號(hào)可以分為兩大類：模擬信號(hào)、數(shù)字信號(hào)。通常把電子電路分為模擬電路和數(shù)字電路。數(shù)字電路的主要特點(diǎn)：（1）采用二進(jìn)制數(shù)，抗干擾能力強(qiáng)。（2）不僅能完成數(shù)值運(yùn)算，而且能進(jìn)行邏輯判斷和邏輯運(yùn)算。（3）分析方法不同于模擬電路。數(shù)字電路也有一定的局限性，因此，往往把數(shù)字電路和模擬電路結(jié)合起來(lái)，組成一個(gè)完整的電子系統(tǒng)。

2．脈沖信號(hào)和數(shù)字信號(hào)

一切非正弦的、帶有突變特點(diǎn)的波形，統(tǒng)稱為脈沖。數(shù)字電路處理的信號(hào)多是矩形脈沖，這種信號(hào)常用二值量信息表示，即用邏輯信號(hào)0和１來(lái)表示信號(hào)的狀態(tài)（高電平或低電平），我們所講的數(shù)字信號(hào)，通常都是指這種信號(hào)。圖9-1幾種常見(jiàn)的脈沖波形

3．?dāng)?shù)字電路的應(yīng)用數(shù)字電路的應(yīng)用十分廣泛，它已廣泛應(yīng)用于數(shù)字通訊、自動(dòng)控制、數(shù)字測(cè)量?jī)x表、家用電器、電子計(jì)算機(jī)等各個(gè)領(lǐng)域。二、數(shù)制和碼制1．?dāng)?shù)的表示方法（1）十進(jìn)制數(shù)十進(jìn)制數(shù)是最常用的計(jì)數(shù)體制，十進(jìn)制數(shù)的特點(diǎn)是：

1）基數(shù)是10。

2）計(jì)數(shù)規(guī)律是“逢十進(jìn)一”。每一數(shù)碼處于不同的位置時(shí)，它代表的數(shù)值是不同的，即不同的數(shù)位有不同的位權(quán)。例如，十進(jìn)制1949代表的數(shù)值為

每一位的系數(shù)和位權(quán)的乘積稱為該位的加權(quán)系數(shù)。任意一個(gè)n位十進(jìn)制正整數(shù)N所表示的數(shù)值，等于其各位加權(quán)系數(shù)之和，可表示為

:…

式中的下標(biāo)10表示N是十進(jìn)制數(shù)。

例：在一個(gè)十進(jìn)制數(shù)中：（2）二進(jìn)制數(shù)二進(jìn)制數(shù)的特點(diǎn)：

1）基數(shù)是２。采用兩個(gè)數(shù)碼０和１。

2）計(jì)數(shù)規(guī)律是“逢二進(jìn)一”。二進(jìn)制的各位位權(quán)分別為20、21、22…。任何一個(gè)n位二進(jìn)制正整數(shù)N，可表示為式中的下標(biāo)２表示Ｎ是二進(jìn)制數(shù)。二進(jìn)制數(shù)表示的數(shù)值也等于其各位加權(quán)系數(shù)之和。例：每一位的系數(shù)和位權(quán)的乘積稱為該位的加權(quán)系數(shù)。任意一個(gè)n位十進(jìn)制正整數(shù)N所表示的數(shù)值，等于其各位加權(quán)系數(shù)之和，可表示為

:…

式中的下標(biāo)10表示N是十進(jìn)制數(shù)。

例：

…例：（3）十六進(jìn)制數(shù)十六進(jìn)制數(shù)的基數(shù)是16，采用16個(gè)數(shù)碼：0、1、2、3、4、5、6、7、8、9、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ，其中10～15分別用Ａ～Ｆ表示。十六進(jìn)制數(shù)的計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，各位的位權(quán)是16的冪。

N位十六進(jìn)制正整數(shù)N可表示為

2．不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換（1）二進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)只要求出二進(jìn)制或十六進(jìn)制數(shù)各位加權(quán)系數(shù)之和，則得相應(yīng)的十進(jìn)制數(shù)。（2）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)可以采用除2倒取余法，轉(zhuǎn)換步驟如下：第一步：把給定的十進(jìn)制數(shù)除以2，取出余數(shù)，即為最低位數(shù)的數(shù)碼k0。第二步：將前一步得到的商再除以2，再取出余數(shù)，即得次低位數(shù)的數(shù)碼k1。以下各步類推，直到商為0為止，最后得到的余數(shù)即為最高位數(shù)的數(shù)碼kn-1。例9-1解將十進(jìn)制數(shù)75轉(zhuǎn)換成二進(jìn)制數(shù)。

2|75……余1即k0＝12|37……余1即k1＝12|18……余0即k2＝02|9……余1即k3＝12|4……余0即k4＝02|2……余0即k5＝02|1……余1即k6＝10即

（3）二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換

1）將二進(jìn)制正整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)將二進(jìn)制數(shù)從最低位開(kāi)始，每４位分為一組（最高位可以補(bǔ)０），每組都轉(zhuǎn)換為１位相應(yīng)的十六進(jìn)制數(shù)數(shù)碼即可。例9-2解將二進(jìn)制數(shù)

轉(zhuǎn)換成十六進(jìn)制數(shù)。二進(jìn)制數(shù)0100

1011

十六進(jìn)制數(shù)4Ｂ即

2）將十六進(jìn)制正整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。將十六進(jìn)制數(shù)的每一位轉(zhuǎn)換為相應(yīng)的４位二進(jìn)制數(shù)即可。例9-3解將轉(zhuǎn)換為二進(jìn)制數(shù)。十六進(jìn)制數(shù)4Ｂ

二進(jìn)制數(shù)01001011即（最高位為0可舍去）

3．二－十進(jìn)制碼（BCD碼）建立代碼與文字、符號(hào)或特定對(duì)象之間的一一對(duì)應(yīng)的關(guān)系稱為編碼。所謂二－十進(jìn)制碼，指的是用十個(gè)四位二進(jìn)制數(shù)來(lái)分別表示十進(jìn)制數(shù)中的０～９十個(gè)數(shù)碼，簡(jiǎn)稱BCD碼。

BCD碼的編碼方式有很多種,一般分有權(quán)碼和無(wú)權(quán)碼。

8421BCD碼是一種最基本的，應(yīng)用十分普遍的BCD碼，它是一種有權(quán)碼，8421就是指編碼中各位的位權(quán)分別是8、4、2、1。將十進(jìn)制數(shù)的每一位分別用4位二進(jìn)制碼表示出來(lái)，所構(gòu)成的數(shù)稱為二－十進(jìn)制數(shù)。

例三、邏輯代數(shù)

1．基本邏輯關(guān)系（1）邏輯代數(shù)、邏輯變量自然界中，許多現(xiàn)象都存在著對(duì)立的兩種狀態(tài)，為了描述這種相互對(duì)立的狀態(tài)，往往采用僅有兩個(gè)取值的變量來(lái)表示，這種二值變量就稱為邏輯變量。邏輯變量可以用字母Ａ、Ｂ、Ｃ、…Ｘ、Ｙ、Ｚ等來(lái)表示，但邏輯變量只有兩個(gè)不同的取值，分別是邏輯０和邏輯１。邏輯代數(shù)就是用以描述邏輯關(guān)系、反映邏輯變量運(yùn)算規(guī)律的數(shù)學(xué)，它是按照一定的邏輯規(guī)律進(jìn)行運(yùn)算的。它是分析和設(shè)計(jì)邏輯電路所采用的一種數(shù)學(xué)工具。（2）基本的邏輯關(guān)系及其運(yùn)算所謂邏輯關(guān)系是指一定的因果關(guān)系，即條件和結(jié)果的關(guān)系?；镜倪壿嬯P(guān)系只有“與”、“或”、“非”三種。

1）與邏輯和與運(yùn)算只有當(dāng)決定某一種結(jié)果的所有條件都具備時(shí)，這個(gè)結(jié)果才能發(fā)生，這種邏輯關(guān)系稱為與邏輯關(guān)系，簡(jiǎn)稱與邏輯。例如，把兩只開(kāi)關(guān)和一只燈泡串聯(lián)接到電源上，只有當(dāng)兩只開(kāi)關(guān)都閉合時(shí)，燈泡才能亮，只要有一個(gè)開(kāi)關(guān)斷開(kāi)，燈就滅。因此燈亮和開(kāi)關(guān)的接通是與邏輯關(guān)系，可以用邏輯代數(shù)中的與運(yùn)算表示（用Ｙ代表燈泡的狀態(tài)、用Ａ、Ｂ分別代表兩只開(kāi)關(guān)的狀態(tài)），與運(yùn)算又稱邏輯乘，記作Ｙ=Ａ·Ｂ或Ｙ=ＡＢ2）或邏輯和或運(yùn)算當(dāng)決定某一結(jié)果的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上的條件具備，結(jié)果就發(fā)生，這種邏輯關(guān)系，就稱為或邏輯關(guān)系，簡(jiǎn)稱或邏輯。例如，把兩只開(kāi)關(guān)并聯(lián)再和一只燈泡串聯(lián)接到電源上，這樣只要有一個(gè)開(kāi)關(guān)接通，燈泡就亮。因此燈亮和開(kāi)關(guān)接通是或邏輯關(guān)系，可以用邏輯代數(shù)中的或運(yùn)算來(lái)表示）燈泡的狀態(tài)用Ｙ表示，開(kāi)關(guān)的狀態(tài)分別用Ａ、Ｂ表示）：Ｙ=Ａ+Ｂ3）非邏輯和非運(yùn)算如果條件與結(jié)果的狀態(tài)總是相反，則這樣的邏輯關(guān)系叫做非邏輯關(guān)系，簡(jiǎn)稱非邏輯，或稱為邏輯非。邏輯變量Ａ的邏輯非，表示為，讀作“Ａ非”或“Ａ反”，其表達(dá)式為：（3）邏輯代數(shù)中的基本公式和定律

1）變量和常量的關(guān)系公式1公式1ˊ

公式2公式2ˊ

公式3公式3ˊ2）與普通代數(shù)相似的定律

a．交換律公式4公式4ˊb．結(jié)合律公式5公式5ˊc．分配律公式6公式6ˊ3）邏輯代數(shù)中的一些特殊定律

a．重疊律公式7公式7ˊb．反演律（摩根定律）公式8

公式8ˊc．非非律（否定律或還原律）公式9

2．邏輯函數(shù)及其表示方法（1）邏輯函數(shù)的定義邏輯函數(shù)的定義和普通代數(shù)中函數(shù)的定義類似。在邏輯電路中，如果輸入變量Ａ、Ｂ、Ｃ…的取值確定后，輸出變量Ｙ的值也被唯一確定了。那么，我們就稱Ｙ是Ａ、Ｂ、Ｃ…的邏輯函數(shù)。邏輯函數(shù)的一般表達(dá)式可以寫(xiě)作：Ｙ＝Ｆ（Ａ，Ｂ，Ｃ，…）根據(jù)函數(shù)的定義：Ｙ＝Ａ·Ｂ、Ｙ＝Ａ＋Ｂ、Ｙ＝三個(gè)表達(dá)式反映的是三個(gè)基本的邏輯函數(shù)，表示Ｙ是Ａ、Ｂ的與函數(shù)、或函數(shù)、非函數(shù)。

（2）邏輯函數(shù)的表示方法

1）真值表真值表是將邏輯變量的各種可能的取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。表9-2與門(mén)真值表例如，圖9-2a所示是二極管與門(mén)電路。當(dāng)A、B全為高電平時(shí)，輸出才為高電平。

圖9-2二極管“與”門(mén)及其邏輯符號(hào)a)二極管與門(mén)電路b)與門(mén)邏輯符號(hào)

如果高電平用1表示，低電平用0表示，則可得與門(mén)真值表，見(jiàn)表9-2。111001010000YBA表9-2與門(mén)真值表

2）邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式是用各變量的與、或、非邏輯運(yùn)算的組合表達(dá)式來(lái)表示邏輯函數(shù)的，簡(jiǎn)稱邏輯表達(dá)式、函數(shù)式、表達(dá)式。與門(mén)電路輸出狀態(tài)Ｙ與輸入狀態(tài)Ａ、Ｂ的關(guān)系可表示為：該式表明，當(dāng)Ａ和Ｂ全為1時(shí)，輸出Ｙ才為1，這與它的真值表是相符的。

（3）邏輯圖用規(guī)定的邏輯符號(hào)連接構(gòu)成的圖，稱為邏輯圖。如圖9-2b所示為與門(mén)的邏輯符號(hào)，也是與邏輯的邏輯符號(hào)。每一種邏輯運(yùn)算都可以用一種邏輯符號(hào)來(lái)表示，只要能得到邏輯函數(shù)的表達(dá)式，就可以轉(zhuǎn)換為邏輯圖。由于邏輯符號(hào)也代表邏輯門(mén)，和電路器件是相對(duì)應(yīng)的，所以，邏輯圖也稱為邏輯電路圖。第二節(jié)門(mén)電路一、基本邏輯門(mén)在邏輯電路中，電平的高低是相互對(duì)立的邏輯狀態(tài)，可用邏輯１和邏輯０分別表示。通常，我們用邏輯１表示高電平，用邏輯０表示低電平。

1．二極管與門(mén)電路二極管與門(mén)電路見(jiàn)圖9-2，邏輯功能為“有0出0，全1出1”。

圖9-2二極管“與”門(mén)及其邏輯符號(hào)a)二極管與門(mén)電路b)與門(mén)邏輯符號(hào)

2．二極管或門(mén)電路如圖9-3所為二極管或門(mén)電路及邏輯符號(hào)，圖9-3b也是或邏輯的邏輯符號(hào)。或門(mén)電路的真值表見(jiàn)表9-3。 或門(mén)的邏輯功能為：“有1出1，全0出0”。表9-2與門(mén)真值表圖9-3二極管“或”門(mén)及其邏輯符號(hào)a)二極管或門(mén)電路b)或門(mén)邏輯符號(hào)111101110000YBA表9－3或門(mén)電路真值表

3．非門(mén)電路（晶體三極管反相器）晶體三極管構(gòu)成的反相器電路如圖9-4所示。圖9-4反相器從圖中可以看出，輸出電平與輸入電平反相，輸出電平和輸入電平之間是非邏輯關(guān)系，所以該電路稱為反相器，又稱為非門(mén)。圖9-4b為非門(mén)的邏輯符號(hào)，也是非邏輯的邏輯符號(hào)。二、復(fù)合邏輯門(mén)電路一個(gè)邏輯函數(shù)可以有不同的表達(dá)式，除了與或表達(dá)式外還有或與表達(dá)式、與非—與非表達(dá)式、或非—或非表達(dá)式、與或非表達(dá)式等。例如：與或表達(dá)式或與表達(dá)式與非—與非表達(dá)式或非—或非表達(dá)式與或非表達(dá)式可以分別列出每個(gè)表達(dá)式的真值表來(lái)證明這些等式是成立的。同一邏輯函數(shù)采用不同的表達(dá)式可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。

復(fù)合門(mén)，就是把與門(mén)，或門(mén)和非門(mén)結(jié)合起來(lái)作為一個(gè)門(mén)電路來(lái)使用。常用的復(fù)合門(mén)及其邏輯符號(hào)、代數(shù)式如圖9-5所示。圖9-5復(fù)合門(mén)電路a)與非門(mén)b)或非門(mén)c)與或非門(mén)d)異或門(mén)=根據(jù)函數(shù)的不同表達(dá)式，可得函數(shù)Ｌ的邏輯圖如圖9-6所示，同一邏輯函數(shù)可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。圖9-6函數(shù)的邏輯圖

a)b)c)

d)e)三、集成邏輯門(mén)電路1．晶體管—晶體管集成邏輯門(mén)電路（TTL電路）

TTL電路全稱為晶體管—晶體管集成邏輯門(mén)電路，簡(jiǎn)稱TTL電路。TTL電路有不同系列的產(chǎn)品，我們以STTL電路為例，介紹TTL電路。（1）TTL與非門(mén)電路

1）電路組成

74LS00是一種四2輸入的與非門(mén)，其內(nèi)部有四個(gè)兩輸入端的與非門(mén)，其電路圖和引腳圖如圖9-7所示。圖9-7與非門(mén)74LS00

LSTTL與非門(mén)電路由輸入級(jí)，中間倒相級(jí)和輸出級(jí)三部分組成。當(dāng)電路的任一輸入端有低電平時(shí)，輸出為高電平；當(dāng)輸入全為高電平時(shí)，輸出為低電平；即有0出1，全1出0。電路輸出與輸入之間為與非邏輯關(guān)系，即：

在LSTTL電路內(nèi)部，為了提高工作速度，采用了肖特基三極管，肖特基三極管的符號(hào)如圖9-8所示。肖特基三極管的主要特點(diǎn)是開(kāi)關(guān)時(shí)間短，工作速度高。圖9-8肖特基三極管符號(hào)2）TTL門(mén)電路的主要參數(shù)門(mén)電路的參數(shù)反映著門(mén)電路的特性，是合理使用門(mén)電路的重要依據(jù)。

a．輸出高電平是指輸入端有一個(gè)或一個(gè)以上為低電平時(shí)的輸出高電平值。

b．輸出低電平是指輸入端全部接高電平時(shí)的輸出低電平值。

c．輸入短路電流是指輸入端有一個(gè)接地，其余輸入端開(kāi)路時(shí)，流入接地輸入端的電流。

d．高電平輸入電流是指一個(gè)輸入端接高電平，其余輸入端接地時(shí)，流入該輸入端的電流。

e．輸入高電平最小值當(dāng)輸入電平高于該值時(shí)，輸入的邏輯電平即為高電平。f．輸入低電平最大值只要輸入電平低于，輸入端的邏輯電平即為低電平。g．平均傳輸時(shí)間TTL電路中的二極管和晶體管在進(jìn)行狀態(tài)轉(zhuǎn)換時(shí)，即由導(dǎo)通狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)，或由截止?fàn)顟B(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)時(shí)，都需要一定的時(shí)間，這段時(shí)間叫做二極管和晶體管的開(kāi)關(guān)時(shí)間。同樣，門(mén)電路的輸入狀態(tài)改變時(shí)，其輸出狀態(tài)的改變也要滯后一段時(shí)間。是指電路在兩種狀態(tài)間相互轉(zhuǎn)換時(shí)所需時(shí)間的平均值。例9-4解圖9-9為74LS00與非門(mén)構(gòu)成的電路，Ａ端為信號(hào)輸入端，Ｂ端為控制端，試根據(jù)其輸入波形畫(huà)出其輸出波形。

圖9-9可以看出，在Ｂ=1期間，輸出信號(hào)和輸入信號(hào)的波形相同，所以該電路可作為數(shù)字頻率計(jì)的受控傳輸門(mén)。（2）TTL其它類型的門(mén)電路

1）或非門(mén)74LS2774LS27是一種三3輸入或非門(mén)。內(nèi)部有三個(gè)獨(dú)立的或非門(mén)，每個(gè)或非門(mén)有三個(gè)輸入端，圖9-10為它的邏輯符號(hào)與引腳圖。或非門(mén)的邏輯關(guān)系為：有高出低，全低出高，即：圖9-1074LS27或非門(mén)電路

74LS27中或非門(mén)有三個(gè)輸入端，若用它實(shí)現(xiàn)

，對(duì)多余的輸入端可以接地或與有用端并接，另外，也可以把它當(dāng)作非門(mén)使用，如圖9-11所示。圖中：；；。圖9-11或非門(mén)無(wú)用端的處理2）異或門(mén)74LS8674LS86是一種四異或門(mén)，內(nèi)部有四個(gè)異或門(mén)。其邏輯符號(hào)如圖9-12所示。邏輯表達(dá)式為：，異或門(mén)的邏輯功能為：輸入相異時(shí)，輸出為1；輸入相同時(shí)，輸出為0。圖9-12異或門(mén)邏輯符號(hào)圖9-13所示電路為一由異或門(mén)構(gòu)成的正碼/反碼電路。Ｂ＝0時(shí)，輸出=，輸出與輸入相等，輸出為二進(jìn)制碼的原碼（即正碼）。當(dāng)Ｂ＝1時(shí)，輸出，輸出與輸入相反，輸出為輸入二進(jìn)制碼的反碼。圖9-13異或門(mén)構(gòu)成的正碼/反碼電路2．CMOS集成門(mén)電路

MOS電路工作速度較低，但具有集成度高、功耗低、工藝簡(jiǎn)單等優(yōu)點(diǎn)。在MOS電路中，應(yīng)用最廣泛的是CMOS電路。（1）CMOS反相器

CMOS反相器電路如圖9-14所示。

CMOS反相器中常用的有六反相器CD4069。圖9-14CMOS反相器及其等效電路a）電路b）輸入為低電平時(shí)的等效電路c）輸入為高電平時(shí)的等效電路（2）其它邏輯功能的CMOS門(mén)

1）CMOS與非門(mén)CD4011是一種四2輸入與非門(mén)，其內(nèi)部有四個(gè)與非門(mén)，每個(gè)與非門(mén)有兩個(gè)輸入端。

2）CMOS或非門(mén)CD4025是一種三3輸入或非門(mén)。它內(nèi)部有三個(gè)或非門(mén)，每個(gè)或非門(mén)有三個(gè)輸入端。

3）CMOS與或非門(mén)

CD4085是一種CMOS雙2-2輸入與或非門(mén)，并帶有禁止端，其邏輯圖如圖9-15所示。其中禁止端的作用是：當(dāng)禁止端有效時(shí)，輸出狀態(tài)被鎖定為0；禁止端無(wú)效時(shí)，電路正常工作。即：當(dāng)INH＝０時(shí)，。當(dāng)INH＝１時(shí)，Ｙ＝０，此時(shí)輸出狀態(tài)被鎖定為0。圖9-15帶禁止端的CMOS與或非門(mén)邏輯圖（1/2CD4085）第三節(jié)常用集成組合邏輯電路

按電路邏輯功能的特點(diǎn)來(lái)分，數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。若電路的任一時(shí)刻的輸出都只取決于該時(shí)刻的輸入狀態(tài)，而與輸入信號(hào)作用之前的電路原來(lái)的狀態(tài)無(wú)關(guān)，則該數(shù)字電路稱為組合邏輯電路。組合邏輯電路的邏輯功能，可以用邏輯函數(shù)表達(dá)式或真值表來(lái)表示。組合邏輯電路的品種很多，常見(jiàn)的有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器等，有專用的中規(guī)模集成器件（MSI）。中規(guī)模集成器件通常設(shè)置有一些控制端（使能端）、功能端和級(jí)聯(lián)端等，在不用或少用附加電路的情況下，就能將若干功能部件擴(kuò)展成位數(shù)更多、功能更復(fù)雜的電路。一、編碼器在數(shù)字系統(tǒng)中，常常需要把某種具有特定意義的輸入信號(hào)（例如數(shù)字、字符或某種控制信號(hào)等），編成相應(yīng)的若干位二進(jìn)制代碼來(lái)處理，這一過(guò)程稱為編碼。能夠?qū)崿F(xiàn)編碼的電路稱為編碼器。

1．二進(jìn)制編碼器（1）二進(jìn)制編碼器的基本要求以三位二進(jìn)制編碼器為例，其編碼器示意圖如圖9-16所示。圖9-16三位二進(jìn)制編碼器示意圖

三位二進(jìn)制編碼器真值表見(jiàn)表9-4。表9-4三位二進(jìn)制編碼器真值表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000（2）八位優(yōu)先編碼器在8線-3線編碼器中，不允許同時(shí)有兩個(gè)以上的信號(hào)輸入（輸入端為1），否則，將使編碼器輸出發(fā)生混亂。為解決這一問(wèn)題，一般都把編碼器設(shè)計(jì)成優(yōu)先編碼器。

CD4532是一種常用的8線-3線優(yōu)先編碼器，其邏輯框圖如圖9-17所示，真值表見(jiàn)表9-5。圖9-178線-3線優(yōu)先編碼器CD4532邏輯框圖

0

0001

0000000110

0011

0000001×10

0101

000001××10

0111

00001×××10

1001

0001××××10

1011

001×××××10

1101

01××××××10

1111

1×××××××11

00000000000010

0000××××××××0輸出輸入表9-5CD4532真值表

從它的真值表可以看出，除8個(gè)編碼輸入信號(hào)外，還有一個(gè)使能輸入端，為使能輸出端，為擴(kuò)展輸出端。

2．10線-4線8421BCD碼優(yōu)先編碼器

10線-4線8421BCD碼優(yōu)先編碼器有10個(gè)輸入端，每一個(gè)輸入端對(duì)應(yīng)著一個(gè)十進(jìn)制數(shù)（09），其輸出端輸出的是輸入信號(hào)相應(yīng)的BCD碼。為防止輸出產(chǎn)生混亂，該編碼器通常都設(shè)計(jì)成優(yōu)先編碼器。

CD40147是一種標(biāo)準(zhǔn)型CMOS集成10線-4線8421BCD碼優(yōu)先編碼器。其邏輯框圖如圖9-18所示，其真值表見(jiàn)表9-6。圖9-1810線-4線編碼器CD40147邏輯框圖

輸入輸出I0

I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00000000000111110000000000000×1000000000001××100000000010×××10000000011××××1000000100×××××100000101××××××10000110×××××××1000111××××××××101000×××××××××11001表9-6CD40147的真值表二、譯碼器及顯示電路譯碼是編碼的逆過(guò)程，也就是把二進(jìn)制代碼所表示的特定含義“翻譯”出來(lái)的過(guò)程。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。

1．二進(jìn)制譯碼器（1）二進(jìn)制譯碼器的基本要求以三位二進(jìn)制譯碼為例，其譯碼器的示意圖如圖9-19所示，它也稱為3線-8線譯碼器。其真值表如表9-7所示。圖9-19三位二進(jìn)制譯碼器示意圖從真值表中可以看出，在輸入的任一取值下，八個(gè)輸出中總有一個(gè)也只有一個(gè)為1，其余七個(gè)輸出都為0，即每一個(gè)輸出都對(duì)應(yīng)著一種輸入狀態(tài)的組合，所以也叫做狀態(tài)譯碼器。1000000011101000000011001000001010001000000100001000110000001000100000001010000000001000輸出輸入表9-7三位二進(jìn)制譯碼器真值表（2）3線-8線譯碼器高速CMOS集成3線-8線譯碼器74HC138，其邏輯框圖如圖9-20所示，真值表見(jiàn)表9-8所示。圖9-2074HC138邏輯框圖輸入輸出0×××××11111111×1××××11111111××1×××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110表9-874HC138真值表利用74HC138的使能端、

利用74HC138的使能端、、，可以擴(kuò)展譯碼器輸入的變量數(shù)。圖9-21所示電路是由兩片74HC138構(gòu)成的4線-16線譯碼器。圖9-2174HC138構(gòu)成的4線-16線譯碼器2．二－十進(jìn)制譯碼器二－十進(jìn)制譯碼器就是能把某種二－十進(jìn)制代碼（即BCD碼）變換為相應(yīng)的十進(jìn)制數(shù)碼的組合邏輯電路，也稱為4線-10線譯碼器，也就是把代表四位二－十進(jìn)制代碼的四個(gè)輸入信號(hào)的每一種組合變換成對(duì)應(yīng)的十進(jìn)制輸出信號(hào)。二－十進(jìn)制譯碼器有十個(gè)輸出信號(hào)，每一個(gè)對(duì)應(yīng)著一個(gè)十進(jìn)制數(shù)。

74HC42是一種4線-10線譯碼器，其真值表和邏輯框圖見(jiàn)表9-9和圖9-22所示。當(dāng)輸入為1010～1111時(shí)，輸出端均為1，能自動(dòng)拒絕偽碼輸入。另外，74LS145，CD4028等也都是4線-10線譯碼器。圖9-2274HC42邏輯框圖111111111111111111111111011111111111111011111111111100111111111111110111111111110101無(wú)效輸入011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000輸出輸入十進(jìn)制數(shù)表9-974HC42真值表

3．顯示譯碼器在數(shù)字測(cè)量?jī)x表和各種數(shù)字系統(tǒng)中，常常需要用顯示譯碼器將二-十進(jìn)制代碼譯成十進(jìn)制數(shù)，并驅(qū)動(dòng)數(shù)字顯示器顯示數(shù)碼。因此，顯示譯碼器由兩大部分組成，一部分為譯碼器，另一部分是與顯示器相連接的功率驅(qū)動(dòng)器。（1）數(shù)碼顯示器在各種數(shù)碼管中，分段式數(shù)碼管是利用不同的發(fā)光段組合來(lái)顯示不同的數(shù)字，最常見(jiàn)的分段式數(shù)碼管是半導(dǎo)體發(fā)光二極管所構(gòu)成的半導(dǎo)體數(shù)碼管。半導(dǎo)體發(fā)光二極管是一種能將電能或電信號(hào)轉(zhuǎn)換成光信號(hào)的發(fā)光器。單個(gè)ＰＮ結(jié)封裝而成的產(chǎn)品就是發(fā)光二極管，而多個(gè)ＰＮ結(jié)可以封裝成半導(dǎo)體數(shù)碼管（也稱LED數(shù)碼管）。

半導(dǎo)體數(shù)碼管內(nèi)部有兩種接法，即共陽(yáng)極接法和共陰極接法，BS201就是一種七段共陰極半導(dǎo)體數(shù)碼管（還帶有一個(gè)小數(shù)點(diǎn)），其管腳排列圖和內(nèi)部接線圖如圖9-23所示。

圖9-23共陰極半導(dǎo)體7段數(shù)碼管BS201

BS204內(nèi)部是共陽(yáng)極接法，共陽(yáng)極接法的管腳排列圖和內(nèi)部接線圖如圖9-24所示，其外引腳排列圖與圖9-23基本相同（共陰輸出變?yōu)楣碴?yáng)輸出）。圖9-24共陽(yáng)極LED數(shù)碼管

各段筆劃的組合能顯示出十進(jìn)制數(shù)0～9及某些英文字母，如圖9-25所示。

圖9-25七段顯示的數(shù)字及英文字母圖形半導(dǎo)體數(shù)碼管的優(yōu)點(diǎn)是工作電壓低（1.7～1.9Ｖ），體積小，可靠性高，壽命長(zhǎng)（大于一萬(wàn)小時(shí)），響應(yīng)速度快（優(yōu)于10ns），顏色豐富等，目前已有高亮度產(chǎn)品，缺點(diǎn)是耗電較大，工作電流一般為幾毫安至幾十毫安。半導(dǎo)體數(shù)碼管的工作電流較大，可以用半導(dǎo)體三極管驅(qū)動(dòng)，也可以用帶負(fù)載能力比較強(qiáng)的譯碼/驅(qū)動(dòng)電路直接驅(qū)動(dòng)。圖9-26所示是兩種LED數(shù)碼管的驅(qū)動(dòng)電路，較常用的方法是采用譯碼/驅(qū)動(dòng)器直接驅(qū)動(dòng)。另外，液晶數(shù)碼管也是一種分段式數(shù)碼管，但驅(qū)動(dòng)電路較復(fù)雜。圖9-26半導(dǎo)體發(fā)光二極管驅(qū)動(dòng)電路a）晶體管驅(qū)動(dòng)b）譯碼/驅(qū)動(dòng)器驅(qū)動(dòng)

（2）七段顯示譯碼器分段式數(shù)碼管是利用不同發(fā)光段的組合來(lái)顯示不同的數(shù)字，為了使數(shù)碼管能將數(shù)碼所代表的數(shù)顯示出來(lái)，必須首先將數(shù)碼譯出，然后經(jīng)驅(qū)動(dòng)電路控制對(duì)應(yīng)的顯示段的狀態(tài)。即對(duì)應(yīng)某一數(shù)碼，譯碼器應(yīng)有確定的幾個(gè)輸出端有規(guī)定信號(hào)輸出，這就是分段式數(shù)碼管顯示譯碼器電路的特點(diǎn)。

74HC48是一種共陰BCD七段譯碼/驅(qū)動(dòng)器。

74HC48的邏輯框圖如圖9-27所示，其真值表見(jiàn)表9-10。圖9-2774HC48BCD共陰七段譯碼/驅(qū)動(dòng)器表9-1074HC48真值表數(shù)字功能輸入輸出顯示數(shù)字abcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011101112131415111111××××××111111001111110011010101111111000100001000010000110110100010001110111110全暗××××××00000000全暗100×0×0×0×0×0101010101010101全暗

74HC48除基本輸入端和基本輸出端外，還有幾個(gè)輔助輸入輸出端：試燈輸入端，滅零輸入端，滅燈輸入/滅零輸出端。其中比較特殊，它既可以作輸入用，也可作輸出用。輔助輸入輸出端具有以下功能：

1）滅燈功能：用矩形脈沖信號(hào)控制滅燈（消隱）輸入端，可以使顯示的數(shù)字在數(shù)碼管上間歇地閃亮。

2）試燈功能：可以利用試燈輸入功能來(lái)測(cè)試數(shù)碼管的好壞。

3）滅零功能：當(dāng)輸入是數(shù)字零的代碼而又不需要顯示零的時(shí)候，可以利用滅零輸入端的功能來(lái)實(shí)現(xiàn)。

與配合使用，可消去混合小數(shù)的前零和無(wú)用的尾零。例如一個(gè)七位數(shù)顯示器，要將006.0400顯示成6.04，可按圖9-28連接，這樣既符合人們的閱讀習(xí)慣，又能減少電能的消耗。圖9-28具有滅零控制的七位數(shù)碼顯示系統(tǒng)由于74HC48內(nèi)部已設(shè)有限流電阻，所以圖9-28中的共陰極數(shù)碼管的共陰極端可以直接接地，譯碼器的輸出端也不用接限流電阻。對(duì)于共陰接法的數(shù)碼管，還可以采用CD4511等七段鎖存譯碼驅(qū)動(dòng)器。對(duì)于共陽(yáng)接法的數(shù)碼管，可以采用共陽(yáng)數(shù)碼管的字形譯碼器，如74HC247等，在相同的輸入條件下，其輸出電平與74HC48相反，但在共陽(yáng)極數(shù)碼管上顯示的結(jié)果一樣。在為半導(dǎo)體數(shù)碼管選擇譯碼驅(qū)動(dòng)電路時(shí)，需要根據(jù)半導(dǎo)體數(shù)碼管工作電流的要求，來(lái)選擇適當(dāng)?shù)南蘖麟娮琛Ｈ?、?shù)據(jù)選擇器1．?dāng)?shù)據(jù)選擇器的功能及工作原理數(shù)據(jù)選擇器的基本功能相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)，如圖9-29所示。通過(guò)開(kāi)關(guān)的轉(zhuǎn)換（由選擇輸入信號(hào)控制），在輸入信號(hào)D0、D1、D2、D3中選擇一個(gè)信號(hào)傳送到輸出端。選擇輸入信號(hào)又稱地址控制信號(hào)或地址輸入信號(hào)。如果有兩個(gè)地址輸入信號(hào)和四個(gè)數(shù)據(jù)輸入信號(hào)，就稱為四選一數(shù)據(jù)傳送器，其輸出信號(hào)：圖9-29數(shù)據(jù)選擇器原理框圖2．八路數(shù)據(jù)選擇器

74HC151是一種有互補(bǔ)輸出的八路數(shù)據(jù)選擇器，其邏輯框圖如圖9-30所示，其真值表見(jiàn)表9-11。1110011010100010