chap4計算機組成原理

控制器:包括：

程序計數(shù)器(PC)

指令寄存器(IR)

指令譯碼器

時序產(chǎn)生器

操作控制器是發(fā)布命令的“決策機構(gòu)”，即完成協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作。主要功能：從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置。對指令進行譯碼或測試，并產(chǎn)生相應的控制信號。輸出相應的控制信號，指揮并控制CPU，內(nèi)存和I/O之間的數(shù)據(jù)流動的方向。運算器包括：算術(shù)邏輯單位（ALU）累加寄存器（AC）數(shù)據(jù)緩沖寄存器(DR)狀態(tài)條件寄存器(PSW)是數(shù)據(jù)加工處理部件。運算器接受控制器的命令而進行動作，即運算器所進行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。主要功能：執(zhí)行所有的算術(shù)運算。執(zhí)行所有的邏輯運算，并進行邏輯測試。算術(shù)邏輯單元狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC存儲器

I/OCPUALU指令寄存器IR指令譯碼器操作控制器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制ccccc緩沖寄存器DRCPU的功能和組成CPU的主要寄存器累加寄存器ACAC通常簡稱為累加器。功能是：當運算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運算時，為ALU提供一個工作區(qū)。累加寄存器暫時存放ALU運算的結(jié)果信息。顯然，運算器中至少要有一個累加寄存器。

2.指令寄存器IR指令寄存器用來保存當前正在執(zhí)行的一條指令。存放從內(nèi)存中取出的指令；其中指令的操作碼送到指令譯碼器，譯碼后輸出控制信號。

程序計數(shù)器PC程序計數(shù)器中存放的是下一條指令在內(nèi)存中的地址。

若程序順序執(zhí)行：PCPC+1；若程序有跳轉(zhuǎn)：PCPC+偏移地址。狀態(tài)條件寄存器PSW

狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運行或測試的結(jié)果建立的各種條件碼內(nèi)容，同時狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機器運行狀態(tài)和程序運行狀態(tài)。因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器。

O溢出D方向I中斷允許T追蹤

S符號Z零A輔助進位P奇偶

C進位

ODITSZAPCCPU的功能和組成

地址寄存器AR

地址寄存器用來保存當前CPU所訪問的內(nèi)存單元的地址。由于在內(nèi)存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀/寫操作完成為止。

緩沖寄存器DR

緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在緩沖寄存器中。

CPU的功能（4）數(shù)據(jù)加工：對數(shù)據(jù)進行算術(shù)運算和邏輯運算處理。完成數(shù)據(jù)的加工處理，這是CPU的根本的任務。（1）指令控制：程序是指令的有序集合，保證機器按規(guī)定的順序執(zhí)行程序。（2）操作控制：CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，并把各種操作信號送往相應的部件，從而控制這些部件按指令的要求進行動作。（3）時間控制：對各種操作實施時間上的控制，計算機中各種指令的操作信號均受到時間的嚴格控制。指令周期程序的執(zhí)行過程：

馮.諾依曼結(jié)構(gòu)的計算機執(zhí)行程序的順序：

1.

從程序首地址開始。2.分步執(zhí)行每一條指令，并形成下條待執(zhí)行指令的地址。3.自動地連續(xù)執(zhí)行指令，直到程序的最后一條指令。指令周期—讀取指令指令地址送入主存地址寄存器讀主存，讀出內(nèi)容送入指定的寄存器—分析指令—按指令規(guī)定內(nèi)容執(zhí)行指令不同指令的操作步驟數(shù)和具體操作內(nèi)容差異很大—檢查有無中斷請求若無，則轉(zhuǎn)入下一條指令的執(zhí)行過程形成下一條指令地址指令的執(zhí)行過程中斷檢測點指令周期的基本概念指令周期：CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需用的時間通常叫做一個指令周期。機器周期：機器周期也稱為CPU周期。通常用內(nèi)存中讀取一個指令字的最短時間來規(guī)定CPU周期。指令周期常常用若干個CPU周期數(shù)來表示，時鐘周期：一個CPU周期時間又包含有若干個時鐘周期（通常稱為節(jié)拍脈沖或T周期，它是處理操作的最基本單位）。這些時鐘周期的總和則規(guī)定了一個CPU周期的時間寬度。指令周期T周期CPU周期CPU周期T1T2T3T4（取指令）（執(zhí)行指令）取指令執(zhí)行指令指令周期指令周期下面以一個簡單的程序來具體認識每一條指令的指令周期和執(zhí)行過程。內(nèi)存地址內(nèi)存內(nèi)容助記符所完成的操作020250000CLA將累加器的內(nèi)容清零021030030ADD30（Ac）+（30）Ac022021040STA40（Ac）（40）023000000NOP024140021JMP2121→PC

030000006

031

040存和數(shù)單元

CLA指令的指令周期非訪內(nèi)指令需要兩個CPU周期:第一個CPU周期:取指令階段，CPU完成三件事：（1）從內(nèi)存取出指令；（2）對程序計數(shù)器PC加1，以便為取下一條指令做好準備；（3）對指令操作碼進行譯碼或測試，以便確定進行什么操作。第二個CPU周期:執(zhí)行指令階段，將累加器Ac的內(nèi)容清零。

一個CPU周期

一個CPU周期取指令階段執(zhí)行指令階段開始取指令PC+1對指令譯碼執(zhí)行指令取下條指令PC+1指令周期算術(shù)邏輯單元狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+10000202021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021指令周期算術(shù)邏輯單元狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021指令周期ADD指令的指令周期ADD指令的指令周期由三個CPU周期組成。第一個CPU周期:取指令階段。和CLA指令相同。第二個CPU周期:將操作數(shù)的地址送往地址寄存器并完成地址譯碼。第三個CPU周期:從內(nèi)存取出操作數(shù)并執(zhí)行相加的操作。

指令周期一個CPU周期一個CPU周期取指令階段執(zhí)行指令階段開始取指令PC+1對指令譯碼送操作數(shù)地址取下條指令PC+1取出操作數(shù)執(zhí)行加操作一個CPU周期指令周期算術(shù)邏輯單元狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000021ADDADD300000210000220000300000060+6=6000006指令周期STA指令的指令周期STA指令的指令周期由三個CPU周期組成。第一個CPU周期:取指令階段，其過程和CLA指令、ADD指令完全一樣，不同的是此階段中程序計數(shù)器加1后變?yōu)?23，因而為取第四條指令做好了準備。我們假定，第一個CPU周期后結(jié)束，“STA40”指令已放入指令寄存器并完成譯碼測試。第二個CPU周期:送操作數(shù)地址。第三個CPU周期:累加寄存器的內(nèi)容傳送到緩沖寄存器，然后再存入到所選定的存儲單元中。指令周期算術(shù)邏輯單元狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000022STASTA40000022000023000040000006000006000006指令周期NOP指令和JMP指令的指令周期NOP指令是一條空指令，包含兩個CPU周期。第一個周期：取指令。第二個周期：執(zhí)行指令，因是空指令，所以操作控制器不發(fā)出任何控制信號。JMP指令由兩個CPU周期組成。第一個周期：取指令周期，同其他指令。第二個周期：執(zhí)行階段，CPU把指令寄存器中的地址碼部分21送到程序計數(shù)器，從而用新內(nèi)容21代替PC原先的內(nèi)容25，這樣，下一條指令將不從25單元中讀出，而從21單元開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序。指令周期算術(shù)邏輯單元狀態(tài)條件寄存器程序計數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRALU指令寄存器IR指令譯碼器操作控制器時序產(chǎn)生器時鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000024JMP21JMP21000024000021000006000006000025000021注意

執(zhí)行“JMP21”指令時，我們此處所給的四條指令組成的程序進入了死循環(huán)，除非人為停機，否則這個程序?qū)o休止地運行下去，因而內(nèi)存單元40中的和數(shù)將一直不斷地發(fā)生變化。當然，我們此處所舉的轉(zhuǎn)移地址21是隨意的，僅僅用來說明轉(zhuǎn)移指令能夠改變程序的執(zhí)行順序而已。指令周期用方框圖語言表示指令周期

在進行計算機設計時，可以采用方框圖語言來表示一條指令的指令周期。

一個方框代表一個CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制。一個菱形符號代表某種判別或測試，不過時間上它依附于它前面一個方框的CPU周期，而不單獨占用一個CPU周期。符號“~”代表一個公操作。~~PC→AR→ABUSDBUS→DR→IRPC+1譯碼或測試0→ACIR→ARIR→ARIR→PCPC→ARAR→ABUSDBUS→DRRD→ALUALU→ACAR→ABUSAC→DRDR→DBUS~~~CLAADD

STAJMPNOP注意：各類信息的傳送路徑指令：M----DBUS------DR-----IR地址：PC----AR----ABUS-----（取決于尋址方式）數(shù)據(jù)：寄存器----寄存器總線直接傳送寄存器----存儲器Ri----DBUS----DR-----M存儲器----寄存器M-----DR------BUS----Ri例：如圖所示為雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計數(shù)器(具有自增功能)，M為主存(受R/W信號控制)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。另外，線上標注有小圈表示有控制信號，例中yi表示y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號，未標字符的線為直通線，不受控制。1.“ADDR2，R0”指令完成（R0）+（R2）→R0功能操作。假設該指令的地址已放入PC中。2.“SUBR1，R3”指令完成（R3）-（R1）→R3的功能操作。IRPCARDRR0R1R2R3MABALUIRiIRoPCiPCoARiDRiDRoR0iR0oR3iR3oXiYiA總線B總線G+-R/WPC→ARM→DRDR→IRR2→YR0→XR0+R2→R0~PC→ARM→DRDR→IRR3→YR1→XR3+R1→R3~PC0，G，ARiDR0，G，IRiR20，G，YiR00，G，Xi+，G，R0i

R/W=RR3o，G，YiR1o，G，Xi-，G，R3iIRPCARDRR0R1R2R3MABALUIRiIRoPCiPCoARiDRiDRoR0iR0oR3iR3oXiYiG+-R/W習題：參見圖中的數(shù)據(jù)通路。畫出存數(shù)指令“STAR1,(R2)”的指令周期流程圖，其含義是將寄存器R1的內(nèi)容傳送至（R2）為地址的主存單元中。標出個為操作信號序列。IRPCARDRR0R1R2R3MABALUIRiIRoPCiPCoARiDRiDRoR0iR0oR3iR3oXiYiA總線B總線G+-R/WPC→ARM→DRDR→IRR2→ARR1→DRDR→M~PC0，G，ARiDR0，G，IRiR20，G，ARiR10，G，DRiR/W=W

R/W=R參見圖中的數(shù)據(jù)通路，畫出取數(shù)指令“LDA(R3),R0”的指令周期流程圖，其含義是將（R3）為地址主存單元的內(nèi)容取至寄存器R0中。標出個為操作信號序列。IRPCARDRR0R1R2R3MABALUIRiIRoPCiPCoARiDRiDRoR0iR0oR3iR3oXiYiA總線B總線G+-R/WPC→ARM→DRDR→IRR3→ARM→DRDR→R0~PC0，G，ARiDR0，G，IRiR30，G，ARiDR0，G，R0IR/W=R

R/W=RCPU的基本構(gòu)成：控制器，運算器，寄存器（cache，指令緩存）寄存器的類型：指令寄存器(IP)程序計數(shù)器(PC)數(shù)據(jù)寄存器(DR)地址寄存器(AR)狀態(tài)寄存器(SR)數(shù)據(jù)通路：總線結(jié)構(gòu)（單總線，雙總線，多總線）專用通路（如MIPS）數(shù)據(jù)通路示例：總線結(jié)構(gòu)控制信號：R1out：R1的輸出控制R1in： R1的輸入控制Yin： Y的輸入控制IRin： IR的輸入控制IRout: IR的輸出控制PCin：PC的輸入控制PCout: PC的輸出控制PC+1: PC計數(shù)更新控制ADD: ALU加法操作控制

專用通路結(jié)構(gòu)專用通路結(jié)構(gòu)控制信號：MemRead 存儲器讀MemWrite 存儲器寫ALUOp 運算操作碼ALUSrc ALU數(shù)據(jù)選擇PCWrite PC寫PCSource PC輸入選擇RegWrite 數(shù)據(jù)寄存器寫MemtoReg寫數(shù)據(jù)選擇RegDst 寫寄存器選擇Irwrite 指令寄存器Jump 選擇轉(zhuǎn)移地址指令的執(zhí)行過程

一、運算指令的執(zhí)行過程專用通路結(jié)構(gòu)：如add$1,$2,$3(1)取指令。IR=Memory[PC]PC=PC+4一、運算指令的執(zhí)行過程專用通路結(jié)構(gòu)：如add$1,$2,$3(2)指令譯碼及讀取操作數(shù)。A=R[IR[25:21]]B=R[IR[20:16]]一、運算指令的執(zhí)行過程專用通路結(jié)構(gòu)：如add$1,$2,$3(3)執(zhí)行。ALUoutput=A+B一、運算指令的執(zhí)行過程專用通路結(jié)構(gòu)：如add$1,$2,$3(4)寫回。R[IR[15:11]]=ALUoutput一、運算指令的執(zhí)行過程單總線結(jié)構(gòu)：如ADDR3,R1,R2(1)PC→MAR(2)PC+1→PC一、運算指令的執(zhí)行過程單總線結(jié)構(gòu)：如ADDR3,R1,R2(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR一、運算指令的執(zhí)行過程單總線結(jié)構(gòu)：如ADDR3,R1,R2(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR(5)R1→Y一、運算指令的執(zhí)行過程單總線結(jié)構(gòu)：如ADDR3,R1,R2(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR(5)R1→Y(6)R2+Y→Z一、運算指令的執(zhí)行過程單總線結(jié)構(gòu)：如ADDR3,R1,R2(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR(5)R1→Y(6)R2+Y→Z(7)Z→R3二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)讀操作：如lw$1,off($2)(1)取指令。IR=Memory[PC]PC=PC+4二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)讀操作：如lw$1,off($2)(2)指令譯碼。A=R[IR[25:21]]二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)讀操作：如lw$1,off($2)(3)計算地址。ALUoutput=A+Sign-extend(IR[15:0])二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)讀操作：如lw$1,off($2)(4)訪存。Memory-data=Memory[ALUoutput]二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)讀操作：如lw$1,off($2)(5)寫回。R[IR[20:16]]=Memory-data二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)寫操作：如Store$1,offs($2)

(1)IR=Memory[PC] PC=PC+4二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)寫操作：如Store$1,offs($2)

(2) A=R[IR[25:21]]

B=R[IR[20:16]]二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)寫操作：如Store$1,offs($2)

(3)ALUoutput=A+Sign-extend(IR[15:0])二、訪存指令的執(zhí)行過程專用通路結(jié)構(gòu)寫操作：如Store$1,offs($2)

(4)Memory[ALUoutput]=B二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

讀操作：如LOADR1,mem

(1)PC→MAR

(2)PC+1→PC二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

讀操作：如LOADR1,mem

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

讀操作：如LOADR1,mem

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR

(5)IR(地址段)→MAR，讀存儲器二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

讀操作：如LOADR1,mem

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR

(5)IR(地址段)→MAR，讀存儲器

(6)DBUS→MDR

(7)MDR→R1二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

寫操作：如STORER1,mem

(1)PC→MAR

(2)PC+1→PC二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

寫操作：如STORER1,mem

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

寫操作：如STORER1,mem

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR

(5)IR(地址段)→MAR二、訪存指令的執(zhí)行過程單總線結(jié)構(gòu)：

寫操作：如STORER1,mem

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR

(5)IR(地址段)→MAR

(6)R1→MDR，寫存儲器三、控制指令的執(zhí)行過程專用通路結(jié)構(gòu)如無條件轉(zhuǎn)移指令操作：JTarget(1)IR=Memory[PC]三、控制指令的執(zhí)行過程專用通路結(jié)構(gòu)如無條件轉(zhuǎn)移指令操作：JTargetPC=(IR[25:0]<<2)|PC+4[31:28]三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：如BRoffs

(1)PC→MAR

(2)PC+1→PC三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：如BRoffs

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：如BRoffs

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR(5)PC→Y三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：如BRoffs

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR

(5)PC→Y(6)Y+IR(地址段)→Z三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：如BRoffs

(1)PC→MAR

(2)PC+1→PC

(3)DBUS→MDR

(4)MDR→IR

(5)PC→Y (6)Y+IR(地址段)→Z(7)Z→PC三、控制指令的執(zhí)行過程條件轉(zhuǎn)移指令操作，有條件地修改PC方式：條件碼，條件寄存器，比較與轉(zhuǎn)移專用通路結(jié)構(gòu)：如beq$1,$2,offs(1)IR=Memory[PC]PC=PC+4三、控制指令的執(zhí)行過程專用通路結(jié)構(gòu)：如beq$1,$2,offs(2)A=R[IR[25:21]]B=R[IR[20:16]]Target=PC+(Sign-extend(IR[15:0])<<2)三、控制指令的執(zhí)行過程專用通路結(jié)構(gòu)：如beq$1,$2,offs(3)if(A==B)PC=Target三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：BNEoffs(1)PC→MAR(2)PC+1→PC三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：BNEoffs(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：BNEoffs(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR(5)if(!Z)PC→Y;elsegotoEND三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：BNEoffs(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR(5)if(!Z)PC→Y;elsegotoEND(6)Y+IR(地址段)→Z三、控制指令的執(zhí)行過程單總線結(jié)構(gòu)：BNEoffs(1)PC→MAR(2)PC+1→PC(3)DBUS→MDR(4)MDR→IR(5)if(!Z)PC→Y;elsegotoEND(6)Y+IR(地址段)→Z(7)Z→PC操作控制器和時序產(chǎn)生器數(shù)據(jù)通路：通常把寄存器之間傳送信息的通路稱為“數(shù)據(jù)通路”。操作控制器：根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作信號，以便正確建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的操作。時序產(chǎn)生器：因為計算機高速地進行工作，每一個動作的時間是非常嚴格的，不能有任何差錯。時序產(chǎn)生器的作用，就是對各種操作實施時間上的控制。時序產(chǎn)生器和控制方式時序信號的作用和體制計算機的協(xié)調(diào)動作需要時間標志，而時間標志則是用時序信號來體