chp2-5-加法器的實現(xiàn)1

第二章運算方法和運算器2.1數(shù)據(jù)與文字的表示2.2定點加法、減法運算2.3定點乘法運算2.4定點除法運算2.5定點運算器的組成2.6浮點運算與浮點運算器返回2/4/202312.5定點運算器的組成2.2.3基本的加法和減法器2.5.1邏輯運算2.5.2多功能算術/邏輯運算單元ALU1、SN741812、SN741822/4/20232補充：基本的邏輯電路符號2/4/202332.2.3基本的加法和減法器基本的加法和減法器半加器

Hi＝Ai⊕Bi

不考慮進位全加器

考慮低位進位Ci-1和向高位的進位Ci

2/4/20234加法器單元電路——全加器ΣCiΣiAiBiCi-1Σi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1

Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1

AiBiCi-1

Σi

Ci

000

00

001

10

010

10

011

01

100

10

101

01

110

01

111

112/4/20235FA邏輯方程邏輯方程見下2/4/20236FA邏輯電路和框圖FA（全加器）邏輯電路圖FA框圖2/4/20237n位行波進位加法器FACiΣiAiBiCi-1FAC2Σ2A2B2C1FAC1Σ1A1B1C0……FAC16Σ16A16B16C15……2/4/20238n位行波進位加/減法器圖2-3行波進位的補碼加法/加法器2/4/20239并行加法器與進位鏈結構并行進位（先行進位）Ci=AiBi+(AiBi)Ci-1Gi=AiBi

；

Pi=AiBiCi=Gi

+Pi

Ci-1(Gi

：進位生成函數(shù)，Pi：進位傳遞函數(shù)

)++C1=G1+P1

C0C2=G2+P2

C1C3=G3+P3

C2……C16=G16+P16C15=G1+P1

C0=G2+P2

G1+P2

P1C0=G3+P3

G2+P3

P2

G1+P3

P2

P1C0=G16+P16G15+P16P15G14+…+P16P15…

P2P1C02/4/202310并行加法器與進位鏈結構組內并行，組間串行

C4=G4+P4

G3+P4

P3

G2+P4

P3

P2G1+P4

P3

P2

P1C0C5=G5+P5C4

……C8=G8+P8

G7+P8

P7

G6+P8

P7

P6G5+P8

P7

P6

P5C4

C12=G12+P12G11+P12P11G10+P12P11P10G9+P12P11P10P9C8C16=G16+P16G15+P16P15G14+P16P15P14G13+P16P15P14P13C12C1=G1+P1

C0C2=G2+P2

C1C3=G3+P3

C2=G1+P1

C0=G2+P2

G1+P2

P1C0=G3+P3

G2+P3

P2

G1+P3

P2

P1C02/4/202311并行加法器與進位鏈結構組內并行，組間串行第四組第三組第二組第一組C0A1B1A2B2A3B3A4B4A5B5A6B6A7B7A8B8A9B9A10B10A11B11A12B12A13B13A14B14A15B15A16B16Σ1Σ2Σ3C4C4Σ4Σ5Σ6Σ7C8C8Σ8Σ9Σ10Σ11C12C12Σ12Σ13Σ14Σ15C16Σ162/4/202312并行加法器與進位鏈結構組內并行，組間并行

C4=G4+P4

G3+P4

P3

G2+P4

P3

P2G1

+P4

P3

P2

P1

C0

……C8=G8+P8

G7+P8

P7

G6+P8

P7

P6G5

+P8

P7

P6

P5

C4

C12=G12+P12G11+P12P11G10+P12P11P10G9

+P12P11P10P9C8C16=G16+P16G15+P16P15G14+P16P15P14G13

+P16P15P14P13C12

GI=G4+P4

G3+P4

P3

G2+P4

P3

P2G1

；

PI

=P4

P3

P2

P1

GII=G8+P8

G7+P8

P7

G6+P8

P7

P6G5；

PII

=P8

P7

P6

P5

GIII

=G8+P8

G7+P8

P7

G6+P8

P7

P6G5；

PIII=P8

P7

P6

P5

GIV=G16+P16G15+P16P15G14+P16P15P14G13；PIV

=P16P15P14P132/4/202313并行加法器與進位鏈結構組內并行，組間并行C4=GI+PI

C0C8=GII+PII

C4C12=GIII+PIII

C8C16=GIV+PIVC12=GI+PI

C0=GII+PIIGI

+PIIPIC0=GIII+PIIIGII

+PIIIPIIGI

+PIIIPIIPIC0=GIV+PIVGIII

+PIVPIIIGII

+

PIVPIIIPIIGI

+PIVPIIIPIIPIC02/4/202314并行加法器與進位鏈結構組內并行，組間并行第四組第三組第二組第一組C0A1B1A2B2A3B3A4B4A5B5A6B6A7B7A8B8A9B9A10B10A11B11A12B12A13B13A14B14A15B15A16B16Σ1Σ2Σ3C4Σ4Σ5Σ6Σ7C8Σ8Σ9Σ10Σ11C12Σ12Σ13Σ14Σ15C16Σ16組間進位電路GIVPIVGIIIPIIIGIIPIIPIGIC12C8C42/4/202315邏輯非假設：X=X0X1…Xn，Z=Z0Z1…Zn則：Zi=Xi（i=0，1…n）邏輯乘假設：X=X0X1…Xn，Y=Y0Y1…Yn，Z=Z0Z1…Zn則：Zi=Xi

Yi（i=0，1…n）邏輯加假設：X=X0X1…Xn，Y=Y0Y1…Yn，Z=Z0Z1…Zn則：Zi=Xi

Yi（i=0，1…n）邏輯異或假設：X=X0X1…Xn，Y=Y0Y1…Yn，Z=Z0Z1…Zn則：Zi=Xi

Yi（i=0，1…n）+2.5.1邏輯運算2/4/2023162.5.2多功能算術/邏輯運算單元ALUALU舉例——SN74181芯片S0S1S2S3控制產生16種不同邏輯函數(shù)M控制選擇算術運算或邏輯運算(M=0/1)加法器函數(shù)發(fā)生器XYFCnMCn+4ABS0S1S2S3GP2/4/202317ALU的邏輯圖與邏輯表達式M2/4/202318S0S1Yi

S2S3

Xi

00

01

10

1

10

0

0

1

1

0

1

11

XiYi

與控制參數(shù)和輸入量的關系構造如下真值表2.5.2多功能算術/邏輯運算單元ALU2/4/2023192.5.2多功能算術/邏輯運算單元ALU進一步化簡得到下式iiiiiiiiiBSBSAYBASBASX1023++=+=ALU的某一位邏輯表達式見下:2/4/20232074181ALU邏輯圖（1）Bi2/4/20232174181ALU邏輯圖（2）+12/4/20232274181ALU邏輯圖（3）PGX3Y3X2Y2X1Y1X0Y0C0G＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3

P＝X0X1X2X32/4/20232374181ALU邏輯圖（總體）2/4/202324例如：S3S2S0S1＝0000M=1代入：2.5.2多功能算術/邏輯運算單元ALUM2/4/2023252.5.2多功能算術/邏輯運算單元ALU具有正邏輯和負邏輯兩種2/4/2023262.5.2多功能算術/邏輯運算單元ALU算術邏輯運算的實現(xiàn)（74181）M=L時，對進位信號沒有影響，做算術運算M=H時，進位門被封鎖，做邏輯運算說明：74181執(zhí)行正邏輯輸入/輸出方式的一組算術運算和邏輯運算和負邏輯輸入/輸出方式的一組算術運算和邏輯運算是等效的。A=B端可以判斷兩個數(shù)是