SHARC DSP內部結構-應碩

SHARCDSP內部結構你將可以回答的問題：SHARCDSP由哪幾部分組成？他的核處理器單元有何獨特之處？他憑什么比以前更快？他有哪些資源我可以利用？？？？？？片上集成外設CPU片內存儲器片內總線片外存儲器SHARCDSP由哪幾部分組成？大家都是這樣的嘛！通用的框圖ADSP21061內部結構框圖五個主要部分：（奧運五環(huán)）核處理器、雙口SRAM、I/O處理器、擴展口、JTAG口PS：JTAG(JointTestActionGroup；聯(lián)合測試行動小組)是一種國際標準測試協(xié)議（IEEE1149.1兼容），主要用于芯片內部測試、在線編程SHARCDSP由哪幾部分組成？核處理器能干啥？----有什么，怎么干32位浮點運算單元，包括乘法器、算術邏輯單元、移位器；數(shù)據(jù)寄存器堆：

R0～R15（或者F0～F15）；數(shù)據(jù)地址產生器：

（DAG1，DAG2）；程序控制器及指令緩沖（32級）；內部定時器（32位）獨立并行的計算單元獨立并行的計算單元—算術運算單元32/40位浮點數(shù)加、減、加/減、平均32位定點數(shù)加、減、加/減、平均浮點和定點數(shù)轉換定點帶進位加法、帶借位減法邏輯操作：AND、OR、XOR、NOT倒數(shù)和平方根倒數(shù)最大值、最小值、比較位段截取和放置定點與浮點數(shù)據(jù)格式獨立并行的計算單元獨立并行的計算單元—乘法器可在一個周期內完成定點和浮點數(shù)乘法運算以及定點數(shù)的乘/累加運算，其運算與乘法器和乘積寄存器有關乘積寄存器乘積寄存器MR用來存放定點數(shù)的積，其長度是80位。80位的定點乘積寄存器從高到低分成3個寄存器：MR2、MR1、MR0。16位32位32位獨立并行的計算單元獨立并行的計算單元—移位器移位器對32位定點數(shù)進行邏輯移位或算術移位，位段存放與提取，位清零、置位、測試、取反等操作，可以在單時鐘周期里將一個字左移或右移任意位。位操作的輸入操作數(shù)總是來自40位數(shù)據(jù)寄存器的高32位，低8位被忽略。操作數(shù)在前半個周期內傳遞到移位器，在后半個周期內將結果輸出到數(shù)據(jù)寄存器的高32位。移位操作中，位移量為正表示左移，為負則表示右移。ADSP21061內部結構框圖程序控制器主要用于控制程序流的執(zhí)行，并為訪問程序存儲器提供地址片內循環(huán)計數(shù)器和循環(huán)堆棧，控制循環(huán)間隔和評估條件指令程序控制器中還有專門的取指寄存器、譯碼寄存器，實現(xiàn)程序的流水操作指令流水操作說明地址值指令0X01指令10X02指令20X03指令30X04指令40X05指令5…...…...周期數(shù)取指譯碼執(zhí)行10X0120X020X0130X030X020X0140X040X030X0250X050X040X03…...…...…...…...地址產生器(DAG1、DAG2)簡化存儲器操作支持間接尋址提供備用DAG寄存器支持雙數(shù)據(jù)單周期存取支持循環(huán)尋址方式支持位反轉尋址特點:

8×4×24＝？８×４×３２＝？

DAG1

指向數(shù)據(jù)存儲區(qū)DM（地址32位）變址寄存器Ix,x=0~7地址修改寄存器Mx,x=0~7基址寄存器Bx,x=0~7循環(huán)長度寄存器Lx,x=0~7

DAG2

指向程序存儲區(qū)PM（地址24位）變址寄存器Ix,x=8~15地址修改寄存器Mx,x=8~15基址寄存器Bx,x=8~15循環(huán)長度寄存器Lx,x=8~15雙數(shù)據(jù)存取單周期內訪問兩個操作數(shù)DM：data－DAG1PM：data&instruction－DAG2當取指與取數(shù)沖突時，指令入指令緩存，下一周期再取指令流水—何時何地取指令？ADSP21061內部結構框圖ADSP21061內部存儲器存儲器組織ADSP21061內部有1Mbit的SRAM，存儲器總線功能強大，配置相當靈活。片內存儲器分成兩塊BLOCK0(DM)BLOCK1(PM）三條內部總線與片內存儲器相連PM總線DM總線I／O總線在一個周期內三條總線都可以對片內存儲器訪問ADSP-21061存儲器映射片內存儲器的訪問原則指令始終按48位訪問；SYSCON寄存器中的IMDW0位和IMDW1位定義兩個片內存儲塊的尋址方式，當其為1時選定48位訪問方式來執(zhí)行40位訪問，當其為0時，則為32位訪問方式短字訪問始終是16