高速數(shù)字電路設(shè)計

2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院0第2章邏輯門電路的高速特性2.1發(fā)展歷史2.2功耗2.3速度2.4封裝2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院1數(shù)字設(shè)備設(shè)計中的最重要考慮因素：功率：低速度：高封裝：便宜2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院22.1數(shù)字技術(shù)發(fā)展歷史高速電路設(shè)計的折衷方案：標(biāo)準(zhǔn)封裝：制造時節(jié)省費用，減少靈活性；標(biāo)性封裝限制了每個單元內(nèi)電路的數(shù)目和引腳的數(shù)目，迫使設(shè)計者將大的系統(tǒng)分拆到多個器件封裝中。缺點：封裝器件間的連接響應(yīng)較慢，且需要更大的功率。封裝結(jié)構(gòu)以及采用的冷卻系統(tǒng)共同限制每一個封裝所允許的最大功率。隨著每一個邏輯單元尺寸減小，封裝內(nèi)電路的數(shù)目增加。更大的集成在既定技術(shù)條件下，由于高速器件通常消耗更大的功率。速度和功率在一定程度上可以相互轉(zhuǎn)換（速度越高，功耗越大）。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院32.2功耗邏輯器件的實際功耗與數(shù)據(jù)手冊上給出的典型供電電流ICC只是間接相關(guān)。 原因：高速條件下會產(chǎn)生額外功耗。驅(qū)動大的輸出負(fù)載會產(chǎn)生額外功耗。在高速電路設(shè)計時，應(yīng)注意手冊給出的指標(biāo)的測量條件!2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院42.2功耗高速邏輯電路四種類型的功耗：輸入功率內(nèi)部功耗驅(qū)動電路功耗輸出功率輸入包括對本級饋送的驅(qū)動電路的功耗內(nèi)部未連接負(fù)載時測量的損耗驅(qū)動電路當(dāng)連接負(fù)載電路時驅(qū)動電路的額外損耗輸出傳送到負(fù)載的功率2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院52.2功耗—1)靜態(tài)和動態(tài)功耗靜態(tài)功耗(Quiescentpowerdissipation)電路維持在一個狀態(tài)或另一個狀態(tài)時所需的功率?？赏ㄟ^計算電路中各元件的功率，再求和得到總功率。電路維持在某個狀態(tài)的時間比另一個狀態(tài)多，應(yīng)考慮使用加權(quán)平均法，或者用最壞情況計算。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院62.2功耗—2)驅(qū)動容性負(fù)載時的動態(tài)功耗(active…)邏輯電路的每次跳變，都要消耗正常功耗之外的額外功率。當(dāng)以一個恒定速率循環(huán)時，動態(tài)功耗(activepowerdissipation)等于：功耗=每秒周期數(shù)×每個周期額外的功率電容負(fù)載每個周期消耗的能量=CVCC2FHz頻率循環(huán)運行，電容充放電消耗在驅(qū)動電路中的功率功率=FCVCC22023年2月5日湖南大學(xué)電氣與信息工程學(xué)院72.2功耗—2)驅(qū)動容性負(fù)載時的動態(tài)功耗(active…)實例：CMOS電路的簡單模型t1時刻，A閉合，電容C充電至VCC。t2時刻，電容C放電。能量消耗在電阻上。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院82.2功耗—3)疊加偏置電流產(chǎn)生的動態(tài)功耗推拉輸出電路：輸出配置兩個激勵電路，一個把輸出電壓拉升至HI，而另一個將輸出電壓下拉至LO。TTL反相器，Q1、Q2交替處于導(dǎo)通狀態(tài)2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院92.2功耗—3)疊加偏置電流產(chǎn)生的動態(tài)功耗CMOS電路，Q1、Q2交替處于導(dǎo)通狀態(tài)，推拉輸出電路問題：狀態(tài)轉(zhuǎn)換過程中，有可能存在Q1、Q2同時導(dǎo)通，產(chǎn)生一個從VCC到地的浪涌電流，所消耗的功率以熱量形式消耗在管子上。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院102.2功耗—3)疊加偏置電流產(chǎn)生的動態(tài)功耗在輸入電平中間狀態(tài)，兩個管同時導(dǎo)通，從電源流過的電流最大。動態(tài)時，形成功耗。例：74HC00電路的直流電流消耗與輸入電壓的關(guān)系2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院112.2功耗—4)輸入功耗芯片的輸入功耗來自其他器件。對輸入電路的偏置和觸發(fā)是必須的。靜態(tài)輸入功耗由所需的輸入電流與電源電壓乘積決定。該功耗包括接收邏輯器件內(nèi)部的實際功耗與驅(qū)動器件功耗。動態(tài)輸入功耗：輸入電容C，典型輸入電壓幅度V，工作頻率F。則有：動態(tài)功耗=FCV2輸入功耗相對數(shù)值比較小，當(dāng)網(wǎng)絡(luò)有較大的扇出，或必須在極低功耗下工作，其重要性才體現(xiàn)出來。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院122.2功耗—5)內(nèi)部功耗內(nèi)部電源用于邏輯器件的內(nèi)部節(jié)點的偏置轉(zhuǎn)換。內(nèi)部功耗包括靜態(tài)功耗和動態(tài)功耗。內(nèi)部靜態(tài)功耗：無負(fù)載連接，輸入端處于隨機(jī)狀態(tài)的條件下的功耗。求出所有可能的輸入狀態(tài)的平均值可得。內(nèi)部動態(tài)功耗常數(shù)Kactive：可通過交替輸入某個預(yù)定頻率測量。方法：斷開輸出，在頻率FHz條件下測得總功率Ptotal，計算動態(tài)功耗常數(shù)：2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院132.2功耗—5)內(nèi)部功耗在任何頻率F’下總功耗：實例：門電路的內(nèi)部功耗與頻率的關(guān)系2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院142.2功耗—6)驅(qū)動電路功耗邏輯器件中大部分能量都消耗在輸出驅(qū)動電路上。常用的輸出結(jié)構(gòu)：推拉電路輸出射極跟隨器輸出集電極開路輸出電流源輸出輸出電路功耗取決于輸出電路結(jié)構(gòu)，邏輯電平、輸出負(fù)載及運行速度。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院152.2功耗—6)驅(qū)動電路功耗推拉電路輸出中的靜態(tài)功耗計算方法：取輸出LO和HI狀態(tài)下功率的平均值TTL推拉輸出電路的靜態(tài)功耗：Q2導(dǎo)通Q1導(dǎo)通0.3～0.4V≈1.4V2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院16CMOS驅(qū)動器的輸出阻抗2.2功耗—6)驅(qū)動電路功耗VOL(IO=4.0mA)

典型值0.15；最大值0.33VOH(IO=－4.0mA)

典型值4.32；最小值3.84RB(min)=0.15/0.004=37ΩRB(max)=0.33/0.004=83ΩRA(min)=0.18/0.004=45ΩRA(max)=0.66/0.004=165Ω2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院172.2功耗—6)驅(qū)動電路功耗推拉輸出電路的動態(tài)功耗例.CMOS總線性能(P40):總線連接20個CPU，共享存儲器。連接總線通過阻抗可控的50Ω印刷電路走線實現(xiàn)，線長10in。已知：收發(fā)器傳播延遲9ns，手冊標(biāo)明驅(qū)動器的I/O負(fù)載電容10pF。計劃總線運行在30ns周期上(33MHz)2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院182.2功耗—6)驅(qū)動電路功耗靜態(tài)：可以輕易驅(qū)動20個電路動態(tài)C負(fù)載=(10pF/驅(qū)動器)×(20個驅(qū)動器)+(2pF/in)×(10in)=220pF74HCT640的輸出：VCC=4.5V，VOH=3.84V，IO=6mAHCT總線上的輸出電阻：

(VCC-VOH)/IO=110ΩRC上升時間：TRC=(110Ω)×(220pF)=24ns10%～90%上升時間T10%～90%=2.2TRC=53ns2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院192.2功耗—6)驅(qū)動電路功耗每個驅(qū)動器的功耗：條件:VCC=5.5V，C=220pF，F(xiàn)CLK=16MHz，F(xiàn)DATA=8MHzPDrive=FDATA×C×VCC2=0.053W每個驅(qū)動器封裝8個，總功耗：Ptotal=8×PDrive=0.424W2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院202.2功耗—6)驅(qū)動電路功耗射極跟隨器輸出電路的靜態(tài)功耗(P42)2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院21寫上姓名、學(xué)號上交課堂練習(xí)：電路如圖，推導(dǎo)T10-90表達(dá)式2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院222023年2月5日湖南大學(xué)電氣與信息工程學(xué)院232.3速度傳播延遲：數(shù)字邏輯關(guān)注最小轉(zhuǎn)換時間：高頻電子工程關(guān)注轉(zhuǎn)換時間快導(dǎo)致返回電流、串?dāng)_、振鈴等2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院242.3速度－1)電壓突變的影響dV/dt主要頻率分量在Fknee以下，與傳播延遲、時鐘速率、轉(zhuǎn)換頻率無關(guān)

信號傳播的整個路徑，其頻率響應(yīng)至少在FKnee之前都應(yīng)當(dāng)是平坦的。縮短上升時間（提高dV/dt）將迫使FKnee的升高，使信號傳輸問題更嚴(yán)重。電路的dV/dt還可能影響其它電路。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院252.3速度－2)電流突變的影響dI/dt電流突變影響附近其它電路－感應(yīng)。

dI/dt越大，影響越嚴(yán)重測量方法：示波器的電壓的上升時間變化轉(zhuǎn)為電流的變化速率例：2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院262.3速度－2)電流突變的影響電壓上升時間與最大電流擺率的關(guān)系2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院272.3速度－2)電流突變的影響電流變化率的最大值對確定電感耦合的峰值很有幫助電流變化速率與上升時間的平方的倒數(shù)成正比2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院282.3速度－3)電壓容限

是邏輯驅(qū)動器的保證輸出與邏輯接收的最壞情況下的靈敏度之間的差值2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院292.3速度－3)電壓容限電壓容限的意義直流電源的電流流經(jīng)接地的電阻，導(dǎo)致各邏輯器件之間的地電位差?？焖僮兓姆祷匦盘栯娏鳎鹘?jīng)接地通路電感，導(dǎo)致邏輯器件之間對地電壓的變化。鄰近線路上的信號可以通過各自的互容或互感相互耦合，對某個指定線路產(chǎn)生串?dāng)_。振鈴、反射、長的線路使二進(jìn)制信號產(chǎn)生扭曲。溫度的影響2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院302.3速度本節(jié)總結(jié)：p542023年2月5日湖南大學(xué)電氣與信息工程學(xué)院312.4封裝封裝的影響：引腳電感、引腳電容、散熱引腳電感

引腳電感會引起地彈（groundbound）：輸出產(chǎn)生跳變，導(dǎo)致邏輯輸入端產(chǎn)生毛刺。

有可能影響邏輯電路正常工作。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院322.4封裝

地線上不必要的電壓實例：

開關(guān)由A到B，電容C對地放電，在接地回路上形成大的浪涌電流。

接地引腳電感作用產(chǎn)生電壓VGND輸入電壓：Vin－VGND2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院332.4封裝

地彈對電路的影響TTLD型八觸發(fā)器，驅(qū)動一組32個存儲心片組2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院342.4封裝C時刻，產(chǎn)生雙重觸發(fā)2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院352.4封裝

地彈的大小實例：地彈的測量P57為什么用此方法測量？2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院362.4封裝測量結(jié)果：2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院372.4封裝

預(yù)測地彈的大小四要素：邏輯器件的轉(zhuǎn)換時間，負(fù)載電阻或電容、引腳電感和轉(zhuǎn)換電壓電阻性負(fù)載電容性負(fù)載2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院382.4封裝5種邏輯產(chǎn)品的轉(zhuǎn)換特性74HCTCMOS74ASTTL10KHECL10GGaAsNELGaAsΔVmax(V)53.71.11.51.0T10%-90%(ns)4.71.70.70.150.052023年2月5日湖南大學(xué)電氣與信息工程學(xué)院392.4封裝

顯著減少引腳電感的封裝

絲焊特點：可機(jī)械操作，也可手工焊接。實例：玩具的語音芯片與PCB板的連接，可直接裸片焊接。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院402.4封裝

載帶自動焊方法：芯片先安裝在柔性電路板上，再將柔性電路板裝配到PCB.特點：適于大規(guī)模裝配；電氣特性的完整性如完整的地平面。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院41

倒裝焊2.4封裝特點：非常理想的電氣特性；

差的機(jī)械特性（安裝、熱膨脹）、散熱特性（與PCB板接觸僅有錫球）。2023年2月5日湖南大學(xué)電氣與信息工程學(xué)院422.4封裝

典型的引腳電感值14引腳塑料雙列直插封裝(DIP)8nH64引腳塑料雙列直插封裝(DIP)35nH68引腳表面安裝塑料芯片引腳插座7nH絲焊到混合基底1nH錫球直接焊到混合基底