第7章 存儲(chǔ)器系統(tǒng)

第7章存儲(chǔ)器系統(tǒng)

7.1存儲(chǔ)器概述

7.2半導(dǎo)體存儲(chǔ)器7.3微型計(jì)算機(jī)中存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)7.4高速緩沖存儲(chǔ)器（CacheMemory）技術(shù)

7.1存儲(chǔ)器概述

7.1.1

存儲(chǔ)器的分類1．存儲(chǔ)器基本概念2．內(nèi)存和外存:在微機(jī)系統(tǒng)中，從存儲(chǔ)器所處的位置來(lái)看，存儲(chǔ)器分為兩大類：

◆內(nèi)部存儲(chǔ)器，也稱為主存儲(chǔ)器，簡(jiǎn)稱為內(nèi)存或主存，它由半導(dǎo)體材料制作而成；

◆外部存儲(chǔ)器，簡(jiǎn)稱為外存或輔存。3．半導(dǎo)體存儲(chǔ)器分類

②從存儲(chǔ)器原理分：靜態(tài)存儲(chǔ)器（StaticRAM，簡(jiǎn)稱SRAM）和動(dòng)態(tài)存儲(chǔ)器（DynamicRAM，簡(jiǎn)稱為DRAM）；③從數(shù)據(jù)傳輸?shù)膶挾壬戏郑翰⑿蠭/O的存儲(chǔ)器和串行I/O的存儲(chǔ)器；④從存取方式分：隨機(jī)存取存儲(chǔ)器RAM（RandomAccessMemory），也稱讀寫(xiě)存儲(chǔ)器，只讀存儲(chǔ)器ROM（ReadOnlyMemory）以及閃爍存儲(chǔ)器（FlashMemory）。①?gòu)陌雽?dǎo)體器件工藝結(jié)構(gòu)分：雙極型（Bipolar）和金屬氧化物（MOS）型存儲(chǔ)器；CPU在執(zhí)行程序的過(guò)程中，根據(jù)程序的安排，CPU可以對(duì)每個(gè)存儲(chǔ)單元的內(nèi)容既可隨時(shí)讀出，也可以隨時(shí)寫(xiě)入，所以稱之為隨機(jī)存取存儲(chǔ)器，也可以稱之為讀/寫(xiě)存儲(chǔ)器；它主要被用來(lái)存取各種程序、原始數(shù)據(jù)以及運(yùn)算結(jié)果，還用來(lái)作為輸入輸出緩沖存儲(chǔ)器。

（1）RAM

（1）RAM

RAM按其工藝結(jié)構(gòu)分為雙極型與金屬氧化物RAM兩類。②MOS型RAM

①雙極型RAM按照存儲(chǔ)器原理來(lái)分，在微機(jī)中有SRAM和DRAM，另外還有組合RAM（IntergratedRAM，簡(jiǎn)稱IRAM）以及非易失性RAM（NVRAM），共四種。SRAM（靜態(tài)RAM）是一種易失性RAM，易于用電池作后備電源，構(gòu)成非易失性存儲(chǔ)器。集成度高于雙極型但低于DRAM，常用于只需少量RAM的智能儀器儀表中，不需要刷新操作。

DRAM（動(dòng)態(tài)RAM）基本存儲(chǔ)單元電路依靠MOS管柵源之間的分布電容暫時(shí)存儲(chǔ)電荷的原理來(lái)記憶二進(jìn)制信息，故電路簡(jiǎn)單，集成度非常高。功耗低于SRAM，存取速度高于SRAM，成本低。（2）ROM

CPU對(duì)只讀存儲(chǔ)器ROM一般只能讀出，不能寫(xiě)入，只有在專門(mén)的編程裝置上寫(xiě)入存儲(chǔ)的內(nèi)容，當(dāng)電源掉電后，所存儲(chǔ)的信息不改變，所以是非易失性存儲(chǔ)器。ROM主要分為如下四種：掩膜式ROM

可編程只讀存儲(chǔ)器PROM（ProgrammbleROM）紫外線擦除的可編程只讀存儲(chǔ)器EPROM（ErsablePROM）電擦除可編程只讀存儲(chǔ)器EEPROM（ElectricallyEPROM）（3）閃存

閃存是一種高密度非易失性的讀/寫(xiě)存儲(chǔ)器。7.1.2

半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)

1．存儲(chǔ)容量：在微型機(jī)中存儲(chǔ)器以字節(jié)為單元，每個(gè)單元包含8位二進(jìn)制數(shù)，微機(jī)存儲(chǔ)器的容量是指存儲(chǔ)器所能容納的最大字節(jié)數(shù)。2．存取周期：存取周期是指存儲(chǔ)器從接收到地址，到實(shí)現(xiàn)一次完整的讀出所經(jīng)歷的時(shí)間，通常取寫(xiě)操作周期與讀操作周期相等，故稱為存取時(shí)間。

3．易失性：所謂易失性是指存儲(chǔ)器的供電電源斷開(kāi)后，存儲(chǔ)器中的內(nèi)容是否丟失。4．可靠性：存儲(chǔ)器工作的可靠性是指它抗干擾，正確完成讀/寫(xiě)數(shù)據(jù)的性能。

7.2半導(dǎo)體存儲(chǔ)器

7.2.1

存儲(chǔ)器中地址譯碼的兩種方式

1．存儲(chǔ)器芯片邏輯圖

一般存儲(chǔ)器芯片（如SRAM芯片）外部邏輯圖如圖7-2所示。

圖7-2存儲(chǔ)器芯片邏輯圖

存儲(chǔ)器芯片數(shù)據(jù)線D7～D0片選信號(hào)線CS地址線A10～A0讀信號(hào)RD寫(xiě)信號(hào)WR①地址線A10～A0共計(jì)11根，容量等于:２11×8=2KB；②數(shù)據(jù)線D7～D0共8位，雙向傳輸，可由CPU寫(xiě)數(shù)據(jù)到存儲(chǔ)器，也可由CPU從存儲(chǔ)器芯片中讀出數(shù)據(jù)；③片選信號(hào)，一般用低電平選中存儲(chǔ)器芯片。當(dāng)CPU選中某一存儲(chǔ)器芯片時(shí)，有兩種訪問(wèn)操作，寫(xiě)存儲(chǔ)器操作和讀存儲(chǔ)器操作，因此，芯片引腳上一般具有寫(xiě)允許信號(hào)與讀允許信號(hào)。操作1╳╳無(wú)操作in-effective001RAM→CPU操作010CPU→RAM操作000非法011無(wú)操作表7-1RAM存儲(chǔ)器芯片的工作方式2．存儲(chǔ)器芯片的存儲(chǔ)矩陣與地址譯碼的兩種方式

（1）單譯碼方式

圖7-3單譯碼結(jié)構(gòu)圖

地址譯碼電路I/O控制與輸出緩沖放大器A10A9A8…A011位W2047W2046W2045…W1W0基本存儲(chǔ)電路外部數(shù)據(jù)線D7～D0D7D6D5D4D3D2D1D0●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●●（2）雙譯碼方式

雙譯碼結(jié)構(gòu)存儲(chǔ)器示意圖如圖7-4所示：圖7-4雙譯碼結(jié)構(gòu)存儲(chǔ)器示意圖

X方譯碼器Y方向譯碼器A10A9A8A7A6A5A4A3A2A1A0Y31…Y0D7D6D5…D0

D7

～D0

X63X62...X0基本存儲(chǔ)電路…●

●●●●●●●

●

●●●●●●●

●

●●●●●●●

D7D6D5…D0

3．存儲(chǔ)器芯片的I/O控制邏輯：

存儲(chǔ)器芯片的I/O控制邏輯如圖7-5所示：圖7-5I/O控制邏輯

﹠1﹠2存儲(chǔ)陣列I/O緩沖電路CSWRRD外部數(shù)據(jù)線

內(nèi)部輸出數(shù)據(jù)線

內(nèi)部輸入數(shù)據(jù)線

“1”打開(kāi)輸出三態(tài)門(mén)7.2.2

靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM以Intel6264為例介紹Intel6264的引腳圖和內(nèi)部結(jié)構(gòu)框圖分別如圖7-6和圖7-7所示。它主要由512×128（16×8）存儲(chǔ)陣列、行譯碼器、列譯碼器以及數(shù)據(jù)輸入/輸出控制電路等組成。SRAM芯片6264◆存儲(chǔ)容量為8K×8位◆28個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE,讀寫(xiě)WE、OE。+5VWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615圖7-6Intel6264引腳圖圖7-7Intel6264內(nèi)部結(jié)構(gòu)Intel6264的工作方式如表7-2所示。表7-2Intel6264的工作方式

方式操作000非法不允許與同時(shí)為低電平010讀出從RAM中讀出數(shù)據(jù)001寫(xiě)入將數(shù)據(jù)寫(xiě)入RAM中011選中6264內(nèi)部I/O三態(tài)門(mén)均處于高阻1××未選中6264內(nèi)部I/O三態(tài)門(mén)均處于高阻7.2.3

只讀存儲(chǔ)器ROM1．掩膜式只讀存儲(chǔ)器ROM2．可編程只讀存儲(chǔ)器PROM（1）EPROM基本存儲(chǔ)電路

以往的EPROM基本存儲(chǔ)電路采用的是浮置柵MOS管結(jié)構(gòu)，

當(dāng)前可編程ROM器件的主流產(chǎn)品采用的是雙層?xùn)?二層poly)結(jié)構(gòu)，包括EPROM、E2PROM以及FlashMemory等，其存儲(chǔ)單元的工作原理有相近之處。

3．紫外線擦除可編程只讀存儲(chǔ)器EPROM（a）圖是浮柵雪崩注入型MOS管存儲(chǔ)單元的結(jié)構(gòu)圖，它與NMOS管結(jié)構(gòu)相似，它是在P型半導(dǎo)體基片上生長(zhǎng)出兩個(gè)高濃度的N型區(qū)，通過(guò)歐姆接觸分別引出漏極D和源極S。在漏源之間的SiO2絕緣層中，包圍了兩個(gè)多晶硅材料，構(gòu)成G1柵和G2柵，G1柵沒(méi)有引出線，稱為浮置柵，G2柵有引出線，稱為控制柵，其邏輯符號(hào)如（b）圖。（a）MOS管的結(jié)構(gòu)圖（b）邏輯符號(hào)AN+N+sio2P襯底G2（多晶硅）G1（多晶硅）G2SDDG1G2SA寫(xiě)入過(guò)程如（c）圖所示：◆在漏極加編程脈沖電壓，電子從源極流向漏極，編程脈沖電壓的作用使得電子的拉力加強(qiáng)，能量使電子的溫度極度上升，變?yōu)闊犭娮??！暨@種電子幾乎不受原子的振動(dòng)作用引起散射，但在控制柵G2施加編程脈沖電壓時(shí)，產(chǎn)生雪崩現(xiàn)象，熱電子使能躍過(guò)SiO2的勢(shì)壘，注入到浮柵中，浮柵中積累負(fù)電荷?！艟幊探Y(jié)束后，在漏源之間感應(yīng)出的是正電荷溝道，使漏源之間更加不容易接通。（c）寫(xiě)入過(guò)程圖N+N++漏極P襯底熱電子源極（接地）控制柵（正電壓）漏極（編程脈沖電壓）+++◆如果浮柵中已有電子注入，則MOS管的閾值電壓變得很高，即使G2柵加讀出電壓（低于編程脈沖電壓），控制柵上的正電壓不足以克服浮柵上的負(fù)電量，該管仍然不能導(dǎo)通，溝道處于關(guān)閉狀態(tài)?！舢?dāng)浮柵中沒(méi)有電子注入時(shí)，在控制柵G2加讀出電壓時(shí)，浮柵中的電子跑到其上層，下層出現(xiàn)空穴，由于感應(yīng)，便會(huì)吸引電子，在漏源之間形成導(dǎo)電的反型層（電子溝道），可以導(dǎo)通，即控制柵G2上的正電壓足以開(kāi)啟晶體管。（d）圖是讀出示意圖，行選擇為高電平，T2導(dǎo)通，G2控制柵加的讀出電壓是+3V，比編程脈沖電壓低，若G1柵積累了電子，T1管不導(dǎo)通，輸出邏輯1。否則，T1管導(dǎo)通，輸出邏輯0。（d）讀出示意圖行選線（高電平有效）位線VDDT3+3VT1T2G2G1SD（2）EPROM芯片舉例①I(mǎi)ntel2764內(nèi)部有256×256存儲(chǔ)陣列，采用雙譯碼方式，用于尋址8KB存儲(chǔ)單元，并有輸出緩沖器。②具有28腳雙列直插式封裝，其中A12～A0是地址線，O7～O0是8根地址線。VCC是電源電壓（+5V），稱工作電壓。③VPP是編程電壓，在編程時(shí)接12～25V電壓，一定要根據(jù)2764芯片上實(shí)際標(biāo)注的電壓值外加編程電壓VPP。是編程控制端。

EPROM芯片2764◆存儲(chǔ)容量為8K×8◆28個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線O7～O0片選CE編程PGM讀寫(xiě)OE編程電壓VPPVppA12A7A6A5A4A3A2A1A0O0O1O2GNDVccPGMNCA8A9A11OEA10CEO7O6O5O4O312345678910111213142827262524232221201918171615圖7-11EPROM2764的引腳與內(nèi)部結(jié)構(gòu)(a)引腳圖

256×256存儲(chǔ)舉陣Y門(mén)輸出緩沖X譯碼Y譯碼輸出允許編程邏輯…............O7…O0OEPGMCEA0A7A8A12（2）EPROM芯片舉例

圖7-11EPROM2764的引腳與內(nèi)部結(jié)構(gòu)(b)內(nèi)部結(jié)構(gòu)圖

4．電擦除只讀存儲(chǔ)器EEPROM

（1）E2PROM基本存儲(chǔ)電路

E2PROM與EPROM的結(jié)構(gòu)相類似，其主要區(qū)別是在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可以降低勢(shì)壘，產(chǎn)生隧道效應(yīng)。N+N++漏極（接地）P襯底熱電子源極（接地）控制柵G2（加編程脈沖正電壓）漏極+++G1G2圖7-12

（a）寫(xiě)“1”過(guò)程

（1）E2PROM基本存儲(chǔ)電路圖7-12（a）是E2PROM的寫(xiě)“1”過(guò)程，它是利用隧道效應(yīng)來(lái)實(shí)現(xiàn)的，使得能量小于能量勢(shì)壘的電子能夠穿越勢(shì)壘到達(dá)另一邊。寫(xiě)入“1”時(shí)，只需在控制柵上施加高于閾值電壓的編程脈沖，以減少電場(chǎng)作用，吸引電子穿越。而漏極與源極均接地，通過(guò)隧道效應(yīng)，電子由襯底注入G1浮柵，相當(dāng)于存入“1”。N+N++漏極（編程脈沖）P襯底源極（接地）控制柵G2（接地）漏極+++G1G2圖7-12（b）寫(xiě)“0”過(guò)程

（1）E2PROM基本存儲(chǔ)電路++++圖7-12（b）是寫(xiě)“0”過(guò)程：在漏極加高壓編程脈沖；控制柵G2和源極都接地；浮柵上的電子也是通過(guò)隧道效應(yīng)返回襯底，相當(dāng)于寫(xiě)“0”。EEPROM芯片2864A★存儲(chǔ)容量為8K×8位★28個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE讀出信號(hào)OE寫(xiě)信號(hào)WEVccWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615圖7-132864A引腳及內(nèi)部結(jié)構(gòu)圖（a）引腳圖（2）E2PROM芯片舉例

8K×8E2PROM存儲(chǔ)陣列輸入輸出緩沖器/鎖存器Y譯碼器X譯碼器控制邏輯A6A1A8A7D7A12...A0.........…WEOECED0圖7-132864A引腳及內(nèi)部結(jié)構(gòu)圖(b)內(nèi)部結(jié)構(gòu)圖5．閃爍存儲(chǔ)器（FlashMemory）Flash閃存的基本存儲(chǔ)單元電路是在EPROM存儲(chǔ)單元的基礎(chǔ)上發(fā)展而成的，其結(jié)構(gòu)與EPROM十分類似，內(nèi)部仍然由G1浮置柵和G2控制柵組成，G1浮置柵的介質(zhì)很薄，作為隧道氧化層，使得G1浮置柵與源極S之間能產(chǎn)生隧道效應(yīng)。當(dāng)FlashMOS管工作在讀寫(xiě)狀態(tài)時(shí)，其源極都接地。那么，寫(xiě)入方式與讀出方式都與EPROM基本相同。7.2.4

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM（1）

DRAM存儲(chǔ)原理①M(fèi)OS型DRAM的基本存儲(chǔ)單元（1bit)組成MOS管T，電容Cs寫(xiě)：地址控制數(shù)據(jù)由Cs維持信息讀：地址控制數(shù)據(jù)Cs放電Cd(寄生)②特點(diǎn) 容量大 需要刷新輔助電路復(fù)雜“H”寫(xiě)讀1．基本存儲(chǔ)單元電路及存儲(chǔ)陣列圖7-16單管動(dòng)態(tài)存儲(chǔ)電路及刷新放大器

T5CLKVCC

行選擇信號(hào)單管存儲(chǔ)電路T0+C-T1T3

讀出再生放大器

T2T4

T6列開(kāi)關(guān)管

列選擇線

I/O線

（2）單元存儲(chǔ)電路及刷新放大器

①寫(xiě)入操作行、列選通信號(hào)為有效高電平，T6、T0兩管導(dǎo)通，若I/O數(shù)據(jù)線上輸入邏輯0電平，對(duì)電容C充電；若I/O輸入線以邏輯1電平作為輸入，則經(jīng)T1反相后以邏輯0電平存入C中，若原C中有電荷，則會(huì)形成一個(gè)放電回路，泄放掉電容C中存儲(chǔ)的電荷。

②讀出操作與寫(xiě)入操作的開(kāi)始條件相同，此時(shí)T6、T0兩管導(dǎo)通，正確讀出所存信息；讀出操作既實(shí)現(xiàn)了正確讀出，又實(shí)現(xiàn)了再生（刷新）。③刷新操作

刷新操作也稱為再生操作。實(shí)現(xiàn)刷新一般采用“僅行地址有效”法進(jìn)行刷新。

（3）DRAM的電路結(jié)構(gòu)

圖7-17DRAM結(jié)構(gòu)示意圖

●●●●●●●●●●●●●●●●●●●●●●讀出再生放大電路I/O緩沖列128列2列1行128行65行64行1DINDOUT...………………...2．DRAM舉例

（1）DRAM芯片414256/41L4256

（2）增強(qiáng)型DRAM（EnhancedDRAM）

該EDRAM芯片的存儲(chǔ)陣列是：2048×512×4位=1M×4位，共有2048行和512列；每次選中4位二進(jìn)制數(shù)進(jìn)行讀或?qū)懖僮?；訪問(wèn)1M×4位的EDRAM芯片需要20位內(nèi)存地址；引腳設(shè)有11位地址輸入。

7.3微型計(jì)算機(jī)中存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)

7.3.1

存儲(chǔ)器芯片與微處理器的連接

1．幾個(gè)技術(shù)問(wèn)題

（1）CPU總線負(fù)載能力

（2）CPU時(shí)序與存儲(chǔ)器存取速度之間的配合

（3）存儲(chǔ)器結(jié)構(gòu)的選定

（4）片選信號(hào)及行、列地址產(chǎn)生機(jī)制

（5）DRAM控制器

2．8086系統(tǒng)與存儲(chǔ)器的連接

圖7-20SRAM與8086系統(tǒng)的連接（1）地址線的連接8086CPU的存儲(chǔ)器組織采用2模塊結(jié)構(gòu)，把1MB存儲(chǔ)器分為2個(gè)512KB的存儲(chǔ)體，即分為偶地址庫(kù)與奇地址庫(kù)（簡(jiǎn)稱偶字庫(kù)和奇字庫(kù)）各512KB。

（2）數(shù)據(jù)線的連接將偶字庫(kù)存儲(chǔ)器芯片的數(shù)據(jù)線接至系統(tǒng)數(shù)據(jù)總線上低字節(jié)，即D7～D0