第2章80C51的結(jié)構(gòu)和原理

第二章80C51的結(jié)構(gòu)和原理學(xué)習(xí)目標(biāo)熟悉80C51單片機(jī)的結(jié)構(gòu)和應(yīng)用模式掌握80C51的內(nèi)部資源,特別是存儲(chǔ)器配置理解單片機(jī)的工作原理和基本時(shí)序重點(diǎn)內(nèi)容80C51單片機(jī)的應(yīng)用模式80C51單片機(jī)存儲(chǔ)器及SFR配置80C51單片機(jī)I/O口特點(diǎn)2.680C51的并行口結(jié)構(gòu)與操作2.180C51系列概述2.280C51的基本結(jié)構(gòu)與應(yīng)用模式2.380C51典型產(chǎn)品資源配置與引腳封裝2.480C51的內(nèi)部結(jié)構(gòu)2.580C51的存儲(chǔ)器組織第二章80C51的結(jié)構(gòu)和原理2.180C51系列概述2.1.1MCS-51系列（1）MCS-51是Intel公司生產(chǎn)的一個(gè)單片機(jī)系列名稱。屬于這一系列的單片機(jī)有多種，如：

﹡8051/8751/8031；

﹡8052/8752/8032；

﹡80C51/87C51/80C31

﹡80C52/87C52/80C32等

。

（2）該系列生產(chǎn)工藝有兩種：CHMOS是CMOS和HMOS的結(jié)合，既保持了HMOS高速度和高密度的特點(diǎn)，還具有CMOS的低功耗的特點(diǎn)。在產(chǎn)品型號(hào)中凡帶有字母“C”的即為CHMOS芯片，CHMOS芯片的電平既與TTL電平兼容，又與CMOS電平兼容。一是HMOS工藝（高密度短溝道MOS工藝）。二是CHMOS工藝（互補(bǔ)金屬氧化物的HMOS工藝）。2.180C51系列概述（3）在功能上，該系列單片機(jī)有基本型和增強(qiáng)型兩大類：增強(qiáng)型：8052/8752/803280C52/87C52/80C32基本型：8051/8751/803180C51/87C51/80C312.180C51系列概述（4）在片內(nèi)程序存儲(chǔ)器的配置上，該系列單片機(jī)有三種形式，即掩膜ROM、EPROM和ROMLess(無片內(nèi)程序存儲(chǔ)器)。如：﹡80C51有4K字節(jié)的掩膜ROM；﹡87C51有4K字節(jié)的EPROM；﹡80C31在芯片內(nèi)無程序存儲(chǔ)器。2.180C51系列概述2.1.280C51系列

﹡Intel的：80C31、80C51、87C51，80C32、80C52、87C52等；

﹡ATMEL的：89C51、89C52、89C2051等；

﹡

Philips、華邦、Dallas、Siemens等公司的許多產(chǎn)品。

80C51是MCS-51系列中CHMOS工藝的一個(gè)典型品種；其它廠商以8051為基核開發(fā)出的CMOS工藝單片機(jī)產(chǎn)品統(tǒng)稱為80C51系列。當(dāng)前常用的80C51系列單片機(jī)主要產(chǎn)品有：2.180C51系列概述2.280C51的基本結(jié)構(gòu)與應(yīng)用模式2.2.180C51的基本結(jié)構(gòu)2.2.280C51的應(yīng)用模式一、總線型單片機(jī)應(yīng)用模式總線型應(yīng)用的“三總線”模式

非總線型應(yīng)用的“多I/O”模式

2.280C51的基本結(jié)構(gòu)與應(yīng)用模式二、非總線型單片機(jī)應(yīng)用模式非總線型單片機(jī)已經(jīng)將用于外部總線擴(kuò)展用的I/O口線和控制功能線去掉，從而使單片機(jī)的引腳數(shù)減少、體積減小。對(duì)于不需進(jìn)行并行外圍擴(kuò)展，裝置的體積要求苛刻且程序量不大的系統(tǒng)極其適合。非總線型單片機(jī)典型產(chǎn)品如：

AT89C1051/AT89C2051/AT89C4051。2.280C51的基本結(jié)構(gòu)與應(yīng)用模式2.380C51典型產(chǎn)品資源配置與引腳2.3.180C51典型產(chǎn)品資源配置由表可見：（1）增強(qiáng)型與基本型在以下幾點(diǎn)不同：﹡片內(nèi)ROM字節(jié)數(shù)：從4K增加到8K；﹡片內(nèi)RAM字節(jié)數(shù)：從128增加到256；﹡定時(shí)/計(jì)數(shù)器從2個(gè)增加到3個(gè)；﹡中斷源由5個(gè)增加到6個(gè)。

2.380C51典型產(chǎn)品資源配置與引腳（2）片內(nèi)ROM的配置形式：﹡無ROM（即ROMLess）型，應(yīng)用時(shí)要在片外擴(kuò)展程序存儲(chǔ)器；﹡掩膜ROM（即MaskROM）型，用戶程序由芯片生產(chǎn)廠寫入；﹡

EPROM型，用戶程序通過寫入裝置寫入，通過紫外線照射擦除；﹡FlashROM型，用戶程序可以電寫入或擦除（當(dāng)前常用方式）。*OTPROM型（一次性編程寫入ROM）產(chǎn)品，具有較高的環(huán)境適應(yīng)性和可靠性。2.380C51典型產(chǎn)品資源配置與引腳2.3.280C51的引腳封裝總線型非總線型2.380C51典型產(chǎn)品資源配置與引腳2.480C51的內(nèi)部結(jié)構(gòu)

2.4.180C51的內(nèi)部結(jié)構(gòu)一、80C51的微處理器（CPU）（1）運(yùn)算器累加器ACC

；寄存器B

；程序狀態(tài)字寄存器PSW

。（2）控制器程序計(jì)數(shù)器PC；指令寄存器IR；定時(shí)與控制邏輯。2.480C51的內(nèi)部結(jié)構(gòu)二、80C51的片內(nèi)存儲(chǔ)器在物理上設(shè)計(jì)成程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器兩個(gè)獨(dú)立的空間（稱為哈佛結(jié)構(gòu)）：

﹡

內(nèi)部ROM容量4K字節(jié)范圍是：000H~0FFFH

﹡內(nèi)部RAM容量128字節(jié)范圍是：00H~7FH2.480C51的內(nèi)部結(jié)構(gòu)三、80C51的I/O口及功能單元四個(gè)8位的并行口，即P0~P3。它們均為雙向口，既可作為輸入，又可作為輸出。每個(gè)口各有8條I/O線。

有一個(gè)全雙工的串行口（利用P3口的兩個(gè)引腳P3.0和P3.1）；有2個(gè)16位的定時(shí)/計(jì)數(shù)器；有1套完善的中斷系統(tǒng)。

2.480C51的內(nèi)部結(jié)構(gòu)四、80C51的特殊功能寄存器（SFR）內(nèi)部有21個(gè)特殊功能寄存器單元，它們同內(nèi)部RAM的128個(gè)字節(jié)統(tǒng)一編址，地址范圍是80H～FFH。這些SFR只用到了80H～FFH中的21個(gè)字節(jié)單元，且這些單元是離散分布的。增強(qiáng)型單片機(jī)的SFR有26個(gè)字節(jié)單元。2.480C51的內(nèi)部結(jié)構(gòu)2.4.280C51的時(shí)鐘與時(shí)序一、80C51的時(shí)鐘產(chǎn)生方式內(nèi)部時(shí)鐘外部時(shí)鐘2.480C51的內(nèi)部結(jié)構(gòu)二、80C51的時(shí)鐘信號(hào)一個(gè)機(jī)器周期包含12個(gè)晶振周期或6個(gè)時(shí)鐘周期

指令的執(zhí)行時(shí)間稱作指令周期（單、雙、四周期）2.480C51的內(nèi)部結(jié)構(gòu)二、80C51的典型時(shí)序各指令的微操作在時(shí)間上有嚴(yán)格的次序，這種微操作的時(shí)間次序我們稱作時(shí)序。

單字節(jié)指令雙字節(jié)指令1、單周期指令時(shí)序2.480C51的內(nèi)部結(jié)構(gòu)

2個(gè)機(jī)器周期中ALE信號(hào)有效4次，后3次讀操作無效。

2、雙周期指令時(shí)序2.480C51的內(nèi)部結(jié)構(gòu)在第二機(jī)器周期無讀操作碼的操作，而是進(jìn)行外部數(shù)據(jù)存儲(chǔ)器的尋址和數(shù)據(jù)選通

。ALE信號(hào)會(huì)出現(xiàn)非周期現(xiàn)象。

訪問外部RAM的雙周期指令時(shí)序

2.480C51的內(nèi)部結(jié)構(gòu)2.4.380C51單片機(jī)的復(fù)位一、復(fù)位電路復(fù)位目的是使單片機(jī)或系統(tǒng)中的其它部件處于某種確定的初始狀態(tài)。

2.480C51的內(nèi)部結(jié)構(gòu)上電復(fù)位電路按鍵與上電復(fù)位二、單片機(jī)復(fù)位后的狀態(tài)PC=0000H，所以程序從0000H地址單元開始執(zhí)行；啟動(dòng)后，片內(nèi)RAM為隨機(jī)值，運(yùn)行中的復(fù)位操作不改變片內(nèi)RAM的內(nèi)容；特殊功能寄存器復(fù)位后的狀態(tài)是確定的：P0~P3=FFH，各口可用于輸出，也可用于輸入；SP=07H，第一個(gè)入棧內(nèi)容將寫入08H單元；IP、IE和PCON的有效位為0，各中斷源處于低優(yōu)先級(jí)且均被關(guān)斷、串行通訊的波特率不加倍；PSW=00H，當(dāng)前工作寄存器為0組。2.480C51的內(nèi)部結(jié)構(gòu)

2.5.180C51的程序存儲(chǔ)器配置PC是16位的計(jì)數(shù)器，所以能尋址64KB的ROM80C51內(nèi)部有4KB的ROM，80C52內(nèi)部有8KB的ROM2.580C51的存儲(chǔ)器組織

2.5.280C51的數(shù)據(jù)存儲(chǔ)器配置2.580C51的存儲(chǔ)器組織一、工作寄存器區(qū)低端32個(gè)字節(jié)分成4個(gè)工作寄存器組，每組8個(gè)單元。當(dāng)前工作寄存器組的機(jī)制便于快速現(xiàn)場保護(hù)。

PSW的RS1、RS0決定當(dāng)前工作寄存器組號(hào)

寄存器0組：地址00H~07H；寄存器1組：地址08H~0FH；寄存器2組：地址10H~17H；寄存器3組：地址18H~1FH。2.580C51的存儲(chǔ)器組織二、位尋址區(qū)2.580C51的存儲(chǔ)器組織三、通用RAM區(qū)位尋址區(qū)之后的30H至7FH共80個(gè)字節(jié)為通用RAM區(qū)。這些單元可以作為數(shù)據(jù)緩沖器使用。這一區(qū)域的操作指令非常豐富，數(shù)據(jù)處理方便靈活。在實(shí)際應(yīng)用中，常需在RAM區(qū)設(shè)置堆棧。80C51的堆棧一般設(shè)在30H~7FH的范圍內(nèi)。棧頂?shù)奈恢糜蒘P寄存器指示。復(fù)位時(shí)SP的初值為07H，在系統(tǒng)初始化時(shí)可以重新設(shè)置。2.580C51的存儲(chǔ)器組織

2.5.380C51的特殊功能寄存器（SFR）一、與運(yùn)算器相關(guān)的寄存器（3個(gè)）累加器ACC，8位。用于向ALU提供操作數(shù)，許多運(yùn)算的結(jié)果也存放在累加器中；寄存器B，8位。主要用于乘、除法運(yùn)算。也可以作為RAM的一個(gè)單元使用；程序狀態(tài)字寄存器PSW，8位。其各位含義為：

CY：進(jìn)位、借位標(biāo)志。有進(jìn)借位CY=1，否則CY=0；

AC：輔助進(jìn)位、借位標(biāo)志；

F0：用戶標(biāo)志位，由用戶自己定義；

RS1、RS0：當(dāng)前工作寄存器組選擇位；

OV：溢出標(biāo)志位。有溢出時(shí)OV=1，否則OV=0；

P：奇偶標(biāo)志位。ACC中結(jié)果有奇數(shù)個(gè)1時(shí)P=1，否則P=0。2.580C51的存儲(chǔ)器組織二、指針類寄存器（2個(gè)）堆棧指針SP，8位。它總是指向棧頂。堆棧操作遵循“后進(jìn)先出”的原則入棧時(shí)，SP先加1，數(shù)據(jù)壓入SP指向的單元。出棧時(shí)，先將SP指向的單元的數(shù)據(jù)彈出，然后，SP再減1。

堆棧區(qū)地址增大數(shù)據(jù)指針DPTR，16位。用來存放16位的地址。

它由兩個(gè)8位的寄存器DPH和DPL組成。間接尋址或變址尋址可訪問片外的64KB范圍的RAM或ROM數(shù)據(jù)。

2.580C51的存儲(chǔ)器組織三、與端口相關(guān)的寄存器（7個(gè)）并行I/O口P0、P1、P2、P3，均為8位；串行口數(shù)據(jù)緩沖器SBUF；串行口控制寄存器SCON；串行通訊波特率倍增寄存器PCON（一些位還與電源控制相關(guān)，所以又稱為電源控制寄存器）。2.580C51的存儲(chǔ)器組織五、與定時(shí)器/計(jì)數(shù)器相關(guān)的寄存器（6個(gè)）定時(shí)/計(jì)數(shù)器T0的兩個(gè)8位計(jì)數(shù)初值寄存器TH0、TL0，它們可以構(gòu)成16位的計(jì)數(shù)器，TH0存放高8位，TL0存放低8位；定時(shí)/計(jì)數(shù)器T1的兩個(gè)8位計(jì)數(shù)初值寄存器TH1、TL1，它們可以構(gòu)成16位的計(jì)數(shù)器，TH1存放高8位，TL1存放低8位；定時(shí)/計(jì)數(shù)器的工作方式寄存器TMOD；定時(shí)/計(jì)數(shù)器的控制寄存器TCON。2.580C51的存儲(chǔ)器組織四、與中斷相關(guān)的寄存器（2個(gè)）中斷允許控制寄存器IE；中斷優(yōu)先級(jí)控制寄存器IP。2.680C51的并行口結(jié)構(gòu)與操作2.6.1P0口、P2口的結(jié)構(gòu)一、

P0口的結(jié)構(gòu)1、P0用作通用I/O口

當(dāng)系統(tǒng)不進(jìn)行片外的ROM擴(kuò)展，也不進(jìn)行片外RAM擴(kuò)展時(shí)，P0用作通用I/O口。在這種情況下，單片機(jī)硬件自動(dòng)使C=0，MUX開關(guān)接向鎖存器的反相輸出端。另外，與門輸出的“0”使輸出驅(qū)動(dòng)器的上拉場效應(yīng)管T1處于截止?fàn)顟B(tài)。因此，輸出驅(qū)動(dòng)級(jí)工作在需外接上拉電阻的漏極開路方式。2.680C51的并行口結(jié)構(gòu)與操作作輸出口時(shí)，CPU執(zhí)行口的輸出指令，內(nèi)部數(shù)據(jù)總線上的數(shù)據(jù)在“寫鎖存器”信號(hào)的作用下由D端進(jìn)入鎖存器，經(jīng)鎖存器的反向端送至場效應(yīng)管T2，再經(jīng)T2反向，在P0.X引腳出現(xiàn)的數(shù)據(jù)正好是內(nèi)部總線的數(shù)據(jù)。作輸入口時(shí)，數(shù)據(jù)可以讀自口的鎖存器，也可以讀自口的引腳。這要根據(jù)輸入操作采用的是“讀鎖存器”指令還是“讀引腳”指令來決定。2.680C51的并行口結(jié)構(gòu)與操作

執(zhí)行“讀—修改—寫”類輸入指令時(shí)（如：ANLP0，A），內(nèi)部產(chǎn)生的“讀鎖存器”操作信號(hào)，使鎖存器Q端數(shù)據(jù)進(jìn)入內(nèi)部數(shù)據(jù)總線，在與累加器A進(jìn)行邏輯運(yùn)算之后，結(jié)果又送回P0的口鎖存器并出現(xiàn)在引腳。讀口鎖存器可以避免因外部電路原因使原口引腳的狀態(tài)發(fā)生變化造成的誤讀。2.680C51的并行口結(jié)構(gòu)與操作在執(zhí)行“MOV”類輸入指令時(shí)（如：MOVA，P0），內(nèi)部產(chǎn)生的操作信號(hào)是“讀引腳”。注意，在執(zhí)行該類輸入指令前要先把鎖存器寫入“1”，使場效應(yīng)管T2截止，使引腳處于懸浮狀態(tài)，可以作為高阻抗輸入。

否則，在作為輸入方式之前曾向鎖存器輸出過“0”，則T2導(dǎo)通會(huì)使引腳箝位在“0”電平，使輸入高電平“1”無法讀入。所以，P0口在作為通用I/O口時(shí)，屬于準(zhǔn)雙向口。2.680C51的并行口結(jié)構(gòu)與操作2、P0用作地址/數(shù)據(jù)總線

當(dāng)系統(tǒng)進(jìn)行片外的ROM擴(kuò)展或進(jìn)行片外RAM擴(kuò)展，P0用作地址/數(shù)據(jù)總線時(shí)。在這種情況下，單片機(jī)內(nèi)硬件自動(dòng)使C=1，MUX開關(guān)接向反相器的輸出端，這時(shí)與門的輸出由地址/數(shù)據(jù)線的狀態(tài)決定。2.680C51的并行口結(jié)構(gòu)與操作CPU在執(zhí)行輸出指令時(shí)，低8位地址信息和數(shù)據(jù)信息分時(shí)地出現(xiàn)在地址/數(shù)據(jù)總線上。P0.X引腳的狀態(tài)與地址/數(shù)據(jù)線的信息相同。CPU在執(zhí)行輸入指令時(shí)，首先低8位地址信息出現(xiàn)在地址/數(shù)據(jù)總線上，P0.X引腳的狀態(tài)與地址/數(shù)據(jù)總線的地址信息相同。然后，CPU自動(dòng)地使轉(zhuǎn)換開關(guān)MUX撥向鎖存器，并向P0口寫入FFH，同時(shí)“讀引腳”信號(hào)有效，數(shù)據(jù)經(jīng)緩沖器進(jìn)入內(nèi)部數(shù)據(jù)總線。

P0口作為地址/數(shù)據(jù)總線使用時(shí)是一個(gè)真正的雙向口。2.680C51的并行口結(jié)構(gòu)與操作二、

P2口的結(jié)構(gòu)2.680C51的并行口結(jié)構(gòu)與操作1、P2用作通用I/O口

當(dāng)不在單片機(jī)芯片外部擴(kuò)展程序存儲(chǔ)器，只擴(kuò)展256B的片外RAM時(shí)，僅用到了地址線的低8位，P2口仍可以作為通用I/O口使用。

執(zhí)行輸出指令時(shí)，內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)在“寫鎖存器”信號(hào)的作用下由D端進(jìn)入鎖存器，經(jīng)反相器后送至場效應(yīng)管T，再經(jīng)T反相，在P2.X引腳出現(xiàn)的數(shù)據(jù)正好是內(nèi)部總線的數(shù)據(jù)。

P2口用作輸入時(shí)，數(shù)據(jù)可以讀自口的鎖存器，也可以讀自口的引腳。這要根據(jù)輸入操作采用的是“讀鎖存器”指令還是“讀引腳”指令來決定。2.680C51的并行口結(jié)構(gòu)與操作執(zhí)行“讀—修改—寫”類輸入指令時(shí)內(nèi)部產(chǎn)生的“讀鎖存器”操作信號(hào)使鎖存器Q端數(shù)據(jù)進(jìn)入內(nèi)部數(shù)據(jù)總線，在與累加器A進(jìn)行邏輯運(yùn)算之后，結(jié)果又送回P2的口鎖存器并出現(xiàn)在引腳。執(zhí)行“MOV”類輸入指令時(shí)，內(nèi)部產(chǎn)生的操作信號(hào)是“讀引腳”。應(yīng)在執(zhí)行輸入指令前要把鎖存器寫入“1”，從而使引腳處高阻抗輸入狀態(tài)。

P2口在作為通用I/O口時(shí)，屬于準(zhǔn)雙向口。2.680C51的并行口結(jié)構(gòu)與操作2、P2用作地址總線

當(dāng)需要在單片機(jī)芯片外部擴(kuò)展程序存儲(chǔ)器或擴(kuò)展的RAM容量超過256字節(jié)時(shí)，單片機(jī)內(nèi)硬件自動(dòng)使控制C=1，MUX開關(guān)接向地址線，這時(shí)P2.X引腳的狀態(tài)正好與地址線的信息相同。2.680C51的并行口結(jié)構(gòu)與操作2.6.2P1口、P3口的結(jié)構(gòu)

一、

P1口的結(jié)構(gòu)

2.680C51的并行口結(jié)構(gòu)與操作

P1口由一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器和輸出驅(qū)動(dòng)電路組成。輸出驅(qū)動(dòng)電路與P2口相同，內(nèi)部設(shè)有上拉電阻。

P1口是通用的準(zhǔn)雙向I/O口。輸出高電平時(shí)，能向外提供拉電流負(fù)載，不必再接上拉電阻。當(dāng)口用作輸入時(shí)，須向口鎖存器寫入1。2.680C51的并行口結(jié)構(gòu)與操作二、

P3口的結(jié)構(gòu)

2.680C51的并行口結(jié)構(gòu)與操作1、P3用作第一功能（通用I/O口）

對(duì)P3口進(jìn)行字節(jié)或位尋址時(shí)，單片機(jī)內(nèi)部的硬件自動(dòng)將第二功能輸出線的W置1。這時(shí)，對(duì)應(yīng)的口線為通用I/O口方式。輸出時(shí)，鎖存器的狀態(tài)（Q端）與輸出引腳的狀態(tài)相同；輸入時(shí)，要先向口鎖存器寫入1，使引腳處于高阻輸入狀態(tài)。輸入的數(shù)據(jù)在“讀引腳”信號(hào)的作用下，進(jìn)入內(nèi)部數(shù)據(jù)總線。

P3口作為通用I/O口時(shí)，屬于準(zhǔn)雙向口。2.680C51的并行口結(jié)構(gòu)與操作2、P3用作第二功能使用

當(dāng)CPU不對(duì)P3口進(jìn)行字節(jié)或位尋址時(shí)，內(nèi)部硬件自動(dòng)將口鎖存器的Q端置1。這時(shí)，P3口作為第二功能使用。P3.0：RXD（串行口輸入）；P3.1：TXD（串行口輸出）；P3.2：外部中斷0輸入；