rmf第四章 組合邏輯電路4.2-4.3

第四章組合邏輯電路2、

常用組合邏輯電路

3、

組合邏輯電路應用舉例1、

組合邏輯電路的分析與設計編碼器譯碼器數(shù)據(jù)選擇器加法器數(shù)值比較器1

組合邏輯電路的設計步驟：組合邏輯電路的分析過程一般包含以下幾個步驟：復習24.2.1

普通編碼器

4.2.2

優(yōu)先編碼器

4.2編碼器3生活中常用十進制數(shù)、文字、符號等事物4.2編碼器以二進制數(shù)碼(0、1)表示用若干個二進制0、1組合表示特定對象的過程，稱為編碼。編碼只改變信息的表現(xiàn)形式，不改變信息本身的含義。編碼譯碼對M個信號編碼時，應如何確定二進制位數(shù)N？

N位二進制代碼可以表示多少個信號？

4

編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號編碼時，應由2N≥M來確定二進制的位數(shù)N。例如對8個房間進行編碼，最少需要3位二進制編碼。

實現(xiàn)編碼操作的邏輯電路，稱為編碼器。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。編碼器特定對象二進制代碼54.2.1普通編碼器

定義：任何時刻只允許輸入一個有效編碼請求信號，即只對一個輸入信號進行編碼。

以一個三位二進制普通編碼器為例，說明普通編碼器的工作原理。圖4-4普通編碼器的方框圖輸入：八個信號（對象）

I0~I7

（二值量）輸出：三位二進制代碼

Y2Y1Y0稱八線—三線編碼器6

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１表4-4編碼器輸入與輸出的對應關系設輸入信號為1表示對該輸入進行編碼任何時刻只允許輸入一個編碼請求表達式、電路圖？其它輸入取值組合不允許出現(xiàn)，為無關項。7由真值表得出各輸出的邏輯表達式，并利用無關項對其化簡得：

用門電路實現(xiàn)邏輯電路：Y2=(I4'?I5'?I6'?I7')'＝I4+I5+I6+I7Y1=(I2'?I3'?I6'?I7')'=I2+I3+I6+I7Y0=(I1'?I3'?I5'?I7')'=I1+I3+I5+I7Y1Y0Y26II1I24IIIII305784.2.2優(yōu)先編碼器在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼。

優(yōu)先級別的高低由設計者根據(jù)輸入信號的輕重緩急情況而定。如根據(jù)病情而設定優(yōu)先權。9表3-574HC148電路的功能表例：八線—三線優(yōu)先編碼器74HC148S'選通輸入端；

YEX'擴展端；

YS'選通輸出端。I0'

I1'

I2'

I3'

I4'

I5'

I6'

I7'Y2'

Y1'

Y0'YS'

YEX'S'說明：表中出現(xiàn)的Y2'Y1'Y0'=111三種情況可以用YS'和YEX'的不同狀態(tài)加以區(qū)分。10

74HC148的邏輯功能描述：

(1)編碼輸入端：邏輯符號輸入端為

，這表示編碼輸入低電平有效。I0'~I7'低電平有效I0'I1'I2'I3'I4'I5'

I6'I7'

優(yōu)先權最高允許編碼，但無有效編碼請求11

(2)編碼輸出端：從功能表可以看出，74HC148編碼器的編碼輸出是反碼。Y2'、Y1'、Y0'

Y2

Y1

Y0Y2'

Y1'Y0'

I0'I1'I2'I3'I4'I5'

I6'I7'

12（3）選通輸入端S'：只有在S'=0時，編碼器才處于工作狀態(tài)；而在S'=1時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。禁止狀態(tài)工作狀態(tài)I0'I1'I2'I3'I4'I5'I6'I7'Y2'Y1'Y0'YS'YEX'S'13正在優(yōu)先編碼（4）選通輸出端YS'和擴展輸出端YEX'：為擴展編碼器功能而設置。I0'

I1'

I2'

I3'

I4'

I5'

I6'

I7'Y2'Y1'Y0'YS'YEX'S'允許編碼，但無有效編碼請求14以上通過對74HC148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊的能力。不要求背74HC148的功能表。圖4-574LS148的邏輯符號

Y2Y1Y0I7I6I5I4I3I2I1I0YSYEXS74HC14815編碼器的擴展例：試用兩片74HC148接成16線－4線優(yōu)先編碼器，將A0'~A15'16個低電平輸入信號編為0000~111116個4位二進制代碼，其中A15'的優(yōu)先權最高，A0'的優(yōu)先權最低。74HC148功能表I0'I1'I2'I3'I4'I5'I6'I7'Y2'Y1'Y0'YS'YEX'S'16YEXY2Y1Y0I7I6I5I4I3I2I1I0YS74HC148（1）SYEXY2Y1Y0I7I6I5I4I3I2I1I0YS74HC148（2）SZ3Z2Z1Z0A15'

A14'

A13'

A12'

A11'

A10'

A9'

A8'

A7'

A6'

A5'

A4'

A3'

A2'

A1'

A0'

編碼輸出的最高位編碼輸出為原碼(2)片無有效編碼請求時才允許(1)片編碼圖4-6用兩片74LS148接成的16線—4線優(yōu)先編碼器優(yōu)先權最高174.2.3二－十進制編碼器（對0~9十個數(shù)碼進行編碼）用一組二進制代碼表示0~9十個數(shù)符，這樣的一組代碼，稱為二－十進制代碼，也稱BCD碼。1.二－十進制代碼182.二－十進制編碼器二－十進制編碼器I0I1I9Y3Y2Y1Y00~9→8421BCD碼的電路輸入輸出I9I8I7I6I5I4I3I2I1I0Y3

Y2

Y1

Y000000001000000000100000000100000000100000000100000000100000000100000000100000000100000000100000000100000000000100011010001010110011110001001真值表194.3.1

二進制譯碼器4.3.2

二-十進制譯碼器

4.3譯碼器4.3.2

顯示譯碼器

204.3譯碼器

譯碼：編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。

譯碼器：實現(xiàn)譯碼功能的電路。常用的譯碼器有：

二進制譯碼器二－十進制譯碼器顯示譯碼器二進制代碼原來信息編碼對象編碼譯碼變量譯碼器214.3.1二進制譯碼器

輸入：二進制代碼（N位）輸出：2N個，每個輸出僅包含一個最小項。

三位二進制譯碼器的方框圖3—8線譯碼器：輸入是三位二進制代碼、有八種狀態(tài)，每一種狀態(tài)對應一個高、低電平輸出。1.3－8線二進制譯碼器22真值表輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000101001110010111011100000001

00000010

000001000010000100001000010000100000000000000000邏輯表達式Y0=A2'A1'A0'=m0Y7=A2A1A0=m7Y1=A2'A1'A0=m1二進制譯碼器特點：全部最小項輸出23邏輯圖A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0邏輯表達式Y0=A2'A1'A0'=m0Y7=A2A1A0=m7Y1=A2'A1'A0=m124A2A1A0Y7'Y6'Y5'Y4'Y3'Y2'Y1'