內(nèi)容課件文稿

實(shí)驗(yàn)安排及教學(xué)1、鎖相環(huán)及頻率調(diào)制與解調(diào)電路（三周2、乙類功率放大器（一周3、數(shù)字電路的FPGA應(yīng)用實(shí)驗(yàn)（四周4、脈沖電路及其應(yīng)用（二周5、綜合實(shí)驗(yàn)（五周教 王勇 孔慶生 徐峰 xf 周鋒 高 一、實(shí)驗(yàn)原請(qǐng)自行參閱有關(guān)部分。二、預(yù)鎖相環(huán)三、基本實(shí)驗(yàn)內(nèi)實(shí)驗(yàn)電路見下1、參照實(shí)驗(yàn)講義中的頻率調(diào)制與解調(diào)電路圖，用模擬集成鎖相環(huán)構(gòu)成FM80.13KHz。3FM調(diào)制電FMFM解調(diào)電2、鎖相環(huán)特性測(cè)VCO（t2（）。3、用鎖相環(huán)實(shí)現(xiàn)調(diào)制電實(shí)際是利用PLL內(nèi)部的VC作調(diào)制電路(PLL不需要閉環(huán)，元件根據(jù)實(shí)驗(yàn)指標(biāo)要求確定參數(shù)后安裝電路，插查電路無(wú)誤后接通電源，并調(diào)整VCO的中心頻率f01為150KHz(fo可用頻率計(jì)或示波器測(cè)試)，加入的調(diào)制信號(hào)，在VCO輸出端觀察調(diào)頻輸出。若4、用鎖相環(huán)實(shí)現(xiàn)解調(diào)電根據(jù)實(shí)驗(yàn)指標(biāo)要求，自行設(shè)計(jì)運(yùn)放差動(dòng)放大電路和二階有源低通濾波電路，確定元件參數(shù)后安裝電路在PLL開環(huán)狀態(tài)，調(diào)整VCO的中心頻率，將調(diào)制電路VCO輸出與解調(diào)電路VCO輸出分別輸入示波器Y1，Y2通道。調(diào)整解調(diào)電路的，使之與調(diào)制電路的一致。（OPD（7PD使電路工作都正常。號(hào)幅度（）四、實(shí)驗(yàn)注意事項(xiàng)1、565工作不正常，應(yīng)測(cè)試各管腳靜態(tài)電位是否正常源是否連接到位，6、7管腳輸出直流電平約4.5V左右62（3、注意電源退耦的重要4、兩個(gè)鎖相環(huán)應(yīng)分別都調(diào)10者、加調(diào)制信號(hào)后（。6、由于第二級(jí)鎖相環(huán)7腳帶負(fù)載能力差，運(yùn)放減法電路的電阻不能太小，一般為幾十K以上五、提高實(shí)驗(yàn)1、寬帶AGC放大器的調(diào)試與測(cè)量，實(shí)驗(yàn)電路如圖各元件的作用及取值大小的出發(fā)點(diǎn)。測(cè)量AGC的范7fc=5MHz的等幅波用示波器測(cè)出可控范圍(db)示波器的二個(gè)輸入端可分別觀察Vi及VO82、電路工作不正常，應(yīng)從以下幾方面著手（1）電路中乘法點(diǎn)如下：1、4：-3V，6、12：3.6V，2、3：-3.70V，5：-0V，10：-200mV，14：-6VC12109一、實(shí)驗(yàn)原WORD計(jì)算方法。三、基本實(shí)驗(yàn)內(nèi)1、按照?qǐng)D（a）、（b）分別連接電路（連接電路請(qǐng)務(wù)必確電源、信號(hào)源處于OFF狀態(tài)），直流電源正負(fù)電源電的信號(hào)電壓增益，請(qǐng)自行設(shè)計(jì)R1、R2、Rf，將1K電位器Rp調(diào)到0打開電源后請(qǐng)手摸一下大功率三極管和810W查有無(wú)發(fā)燙現(xiàn)象，若有請(qǐng)關(guān)斷電源，再檢查電路連接是否正確和1K電位器Rp是否調(diào)到0歐姆。如果大功率三極管和8歐姆10W電阻無(wú)發(fā)燙現(xiàn)象進(jìn)入步驟3。、接入信號(hào)源，在輸出端8歐姆1W電阻用示波器可以觀察到屏幕上放大，可以觀察到交越失真現(xiàn)象。緩慢調(diào)節(jié)1K電位器p（使p緩慢增加），可以看到輸出正弦波交越失真減小，調(diào)節(jié)直到輸出正弦波交失真象剛。4、測(cè)量直流電源提供的平均功率（可用示波器或萬(wàn)用表測(cè)量、、的電阻值求得直流電源輸出平均電流），8歐姆電阻上的輸出功率，并計(jì)算整個(gè)放大電路的效率。5、逐步加大信號(hào)源輸入正弦波的幅度，使輸出波形幅度最大且不削波為止，測(cè)量直流電源提供的平均功率，8歐姆10W電實(shí)驗(yàn)九、數(shù)字電路的FPGA應(yīng)用一、實(shí)驗(yàn)原本實(shí)驗(yàn)的原理在本實(shí)驗(yàn)講開始原理分作詳細(xì)闡請(qǐng)自行參閱有關(guān)部分,詳細(xì)課程 “考資料”中的電FGFPGA三、實(shí)驗(yàn)內(nèi)容：運(yùn)動(dòng)員反應(yīng)時(shí)間測(cè)量電必做實(shí)驗(yàn):該電路用來(lái)測(cè)量短跑運(yùn)動(dòng)員的反應(yīng)速度，要求時(shí)間測(cè)量精確到毫秒，假定運(yùn)動(dòng)員的反應(yīng)時(shí)間不可能小于2s，所以要求當(dāng)反應(yīng)時(shí)間小于20s時(shí)，要給出犯規(guī)信號(hào),系統(tǒng)輸入電路框圖 計(jì)數(shù)控制電路的狀態(tài)轉(zhuǎn)換四、實(shí)驗(yàn)注意事項(xiàng)1:關(guān)于軟件操作和開發(fā)板使用請(qǐng)參考文檔:數(shù)字電路FPGA實(shí)2:,,,.3:每個(gè)模塊都至少要進(jìn)行功4:注意計(jì)數(shù)器同步清零和異步清零的五五、選做實(shí)驗(yàn)內(nèi)實(shí)驗(yàn)實(shí)驗(yàn)實(shí)驗(yàn)電梯樓層顯示控制器的FPGA設(shè)音樂的FPGA交通燈的FPGA設(shè)實(shí)驗(yàn)F數(shù) 鎖的FPGA設(shè)實(shí)驗(yàn)G十進(jìn)制加法計(jì)算器的FPGA 實(shí)驗(yàn)I出租車計(jì)價(jià)器設(shè)計(jì)一、實(shí)驗(yàn)原二、預(yù)（三、基本實(shí)驗(yàn)內(nèi)試設(shè)計(jì)一個(gè)低頻脈沖信號(hào)發(fā)生器，要1、頻率為5-100kHz輸出負(fù)脈寬為1-6uS可調(diào)TTL輸出脈沖2、頻率為5-100kHz輸出正脈寬為1-6uS可調(diào)，幅度0-12V的脈沖波3、將振蕩器產(chǎn)生的TTL脈沖波進(jìn)行同步和異步4四、實(shí)驗(yàn)注意事項(xiàng)12RS系列門電路，RK測(cè)243微分型單穩(wěn)態(tài)能夠?qū)⒄呢?fù)脈沖波轉(zhuǎn)換為負(fù)的寬脈出，多采用輸入觸發(fā)負(fù)脈沖寬度小于所需輸出脈沖度，而且頻率也不能太45、如果三極管輸出脈沖不理想，應(yīng)考慮使用加11若希望頻率連續(xù)可調(diào)范圍增大為0.5~1000kHz2、微分單穩(wěn)態(tài)電路中,電阻R的調(diào)節(jié)范圍有限,當(dāng)電阻R滿足7-16時(shí),微分電路工作不正確,如何改進(jìn)電路,提高電阻實(shí)驗(yàn)一：計(jì)數(shù)型控制器設(shè)實(shí)驗(yàn)二：智力競(jìng)賽搶答計(jì)實(shí)驗(yàn)一：計(jì)數(shù)型控制器設(shè)實(shí)驗(yàn)二：智力競(jìng)賽搶答計(jì)時(shí)系統(tǒng)實(shí)驗(yàn)五：模擬信號(hào)六位頻率計(jì)系統(tǒng)設(shè)實(shí)驗(yàn)八：IC_CARD下面分別簡(jiǎn)要介紹一下設(shè)計(jì)要求及注意實(shí)驗(yàn)一：計(jì)數(shù)型控制器TN以后不斷重復(fù)執(zhí)行。T和N計(jì)數(shù)型控制器設(shè)計(jì)注意事2T控制。實(shí)驗(yàn)二：智力競(jìng)賽搶答計(jì)時(shí)系統(tǒng)100ns智力競(jìng)賽搶答計(jì)時(shí)系統(tǒng)設(shè)計(jì)注意1、搶答器可以用鎖存器或觸發(fā)器實(shí)現(xiàn)，也可以直接用與互鎖實(shí)現(xiàn) 0.199.9kHz（≤±0.05kHz）。當(dāng)被測(cè)頻率f>99.9kHz時(shí)，電路應(yīng)能給出小數(shù)字信號(hào)三位數(shù)字頻率計(jì)系統(tǒng)設(shè)計(jì)注意 信號(hào) 鎖存清零K99H,,,-+實(shí)驗(yàn)四：-+設(shè)計(jì)要求：試設(shè)計(jì)一個(gè)逐次比較型六位ADC，能將0～3.2V模擬量轉(zhuǎn)換成數(shù)字量輸出）為6bit0.05V1～5ms。六位ADC系統(tǒng)設(shè)計(jì)注意事1ADC221J1194實(shí)驗(yàn)五：模擬信號(hào)六位頻率計(jì)系設(shè)計(jì)要求：輸入模擬信號(hào)幅度：大于200mV，測(cè)量頻100Hz一20MHz的六位頻率計(jì)系模擬信號(hào)六位頻率計(jì)系統(tǒng)設(shè)計(jì)注信號(hào)和清零信號(hào)的關(guān)1義該實(shí)主要有部信號(hào)放大整形、信號(hào)計(jì)，大整可用uA733和高三極考慮信號(hào) 也可考慮用 觸器號(hào)計(jì)數(shù)部分主要是CD4553信號(hào)和清零信號(hào)的關(guān)信號(hào) 鎖存清零 2、uA733應(yīng)接成單端輸入單端輸出的工作方式，其輸出端3V左右的直流電平，因此可以不加耦合電容直接接三極管電路。CD4553由于是MOS器件，一定不要有懸空的輸入端實(shí)驗(yàn)六：直流數(shù)字電制數(shù)顯示，量程為+5.00V，分辨力為0.0lV，測(cè)量精度為士?jī)?0直流數(shù)字電壓表設(shè)計(jì)注意事項(xiàng)1、積分器和比較器的設(shè)計(jì)：矩形波振蕩器考慮振蕩的穩(wěn)定性TTL2、下圖為單積分V—T變換工作原理框積積電a比電b受d計(jì)脈c清計(jì)控電鎖鎖譯溢顯UUtUbtUctUdtDD設(shè)設(shè)計(jì)D類功放電路，實(shí)現(xiàn)音頻輸入信號(hào)如1KHz正弦信號(hào)調(diào)的幅 得脈寬Hz幅變化而載波幅度不變的200脈寬調(diào)制,通過(guò)率放后,構(gòu)成的低通無(wú)源濾波器濾載波以上諧波,可得到放大了的音頻信