第2章 8086與80x86系列微處理器

微機(jī)原理與接口技術(shù)作者：徐建平成貴學(xué)第2章8086與80x86系列微處理器微處理器是組成微型計(jì)算機(jī)系統(tǒng)的核心部件，8086CPU開啟了80x86系列微處理器的新時(shí)代。本章將主要圍繞8086CPU，對(duì)其硬件結(jié)構(gòu)和功能、系統(tǒng)總線的構(gòu)成和總線周期、總線時(shí)序進(jìn)行系統(tǒng)講解，并對(duì)新型微處理器和主板以及常用系統(tǒng)總線作簡單介紹?！颈菊聝?nèi)容提要】

掌握8086/8088CPU的引腳定義、內(nèi)部結(jié)構(gòu)和功能掌握CPU對(duì)內(nèi)存、I/O的管理方法掌握8086兩種系統(tǒng)的構(gòu)成了解總線周期的基本概念及典型總線操作時(shí)序簡要了解新型微處理器和主板簡要了解微型計(jì)算機(jī)常用系統(tǒng)總線2.18086微處理器概覽2.1.1引腳定義與功能從外部看，8086CPU具有40條引腳，采用雙列直插式的封裝形式，如圖2-1所示；受引腳數(shù)量的限制，8086CPU采用了分時(shí)復(fù)用地址/數(shù)據(jù)總線和地址/狀態(tài)總線。所謂分時(shí)復(fù)用是指，在不同的時(shí)鐘周期，用相同的引腳輸出不同的信號(hào)。通過將MN/MX接高電平或地，可使CPU工作在最小模式或最大模式下。最小模式是單機(jī)系統(tǒng)，系統(tǒng)中所需的控制信號(hào)全部由8086CPU本身直接產(chǎn)生；最大模式可以構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)所需的控制信號(hào)由總線控制器提供。在不同模式下，8086CPU的第24~31引腳的定義是不同的，下面會(huì)詳細(xì)解釋。1．地址/數(shù)據(jù)總線AD15~AD0為雙向、三態(tài)地址/數(shù)據(jù)總線這16條引腳采用分時(shí)復(fù)用方式，具有傳送地址信息和傳送數(shù)據(jù)信息的雙重功能，兩個(gè)過程分開進(jìn)行。在讀寫操作總線周期的T1狀態(tài)作為地址總線使用，用來輸出要訪問存儲(chǔ)單元或I/O端口的低16位地址A15~A0；在總線周期的其他T狀態(tài)作為雙向數(shù)據(jù)總線使用，用來傳送與存儲(chǔ)器或I/O設(shè)備交換所需要的16位數(shù)據(jù)D15~D0。2．地址/狀態(tài)總線A19/S6、A18/S5、A17/S4和A16/S3為三態(tài)地址/狀態(tài)總線，采用分時(shí)復(fù)用方式，具有傳送地址信息和傳送狀態(tài)信息的雙重功能，兩個(gè)過程分開進(jìn)行。在讀寫操作總線周期的T1狀態(tài)用來輸出高4位地址A19~A16（I/O端口輸入輸出操作時(shí)不用，全為低電平）；在總線周期的其它T狀態(tài)用來輸出狀態(tài)信息。S6：指示CPU當(dāng)前是否連在總線上。S6=0表示CPU當(dāng)前連在總線上。S5：標(biāo)志位寄存器中的中斷允許標(biāo)志IF的當(dāng)前狀態(tài)。S5=1表示當(dāng)前允許可屏蔽中斷請(qǐng)求；S5=0表示禁止一切可屏蔽中斷。S4和S3：指示當(dāng)前正在使用的段寄存器，如表2-1所示3．控制總線BHE/S7：1、三態(tài)輸出，采用分時(shí)復(fù)用方式。2、在總線周期的T1狀態(tài)，輸出BHE信號(hào)，表示使用高8位數(shù)據(jù)線AD15~AD8；否則，只使用低8位數(shù)據(jù)線AD7~AD0。3、在總線的其他T狀態(tài)輸出狀態(tài)信息。4、BHE和A0組合起來表示的功能如表2-2所示。MN/MX：工作方式控制信號(hào)，輸入。MN/MX接高電平表示CPU工作于最小模式，接地表示CPU工作于最大模式。RD：讀信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)表示當(dāng)前CPU正在對(duì)存儲(chǔ)器或I/O端口進(jìn)行讀操作。而具體是對(duì)存儲(chǔ)器還是對(duì)I/O端口讀取數(shù)據(jù)，取決于M/IO信號(hào)TEST：測(cè)試信號(hào)，輸入，低電平有效。當(dāng)CPU執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期對(duì)TEST進(jìn)行一次測(cè)試。該信號(hào)為高電平時(shí)，則CPU處于等待狀態(tài)；變?yōu)榈碗娖綍r(shí)，等待狀態(tài)結(jié)束，繼續(xù)執(zhí)行被暫停的指令。READY：準(zhǔn)備就緒信號(hào)，輸入，來自被訪問存儲(chǔ)器或I/O端口的響應(yīng)信號(hào)，高電平有效。該信號(hào)為高電平時(shí)表示要訪問的存儲(chǔ)器或I/O端口準(zhǔn)備就緒，將在下一個(gè)時(shí)鐘周期內(nèi)完成數(shù)據(jù)傳送；否則，表示存儲(chǔ)器或I/O端口未準(zhǔn)備就緒，將插入一個(gè)或多個(gè)等待周期直到READAY為高電平為止。RESET：復(fù)位信號(hào)，輸入，高電平有效。該信號(hào)為高電平，至少還要保持4個(gè)時(shí)鐘周期，CPU將停止當(dāng)前的操作，將標(biāo)志寄存器、IP、DS、ES、SS清零，將指令隊(duì)列清空，并將段寄存器CS置為0FFFFH。因此該信號(hào)結(jié)束后，CPU從地址為FFFF0H處開始執(zhí)行程序。INTR：可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。該信號(hào)為高電平時(shí)表示外設(shè)發(fā)出了中斷請(qǐng)求，CPU在每條指令的最后一個(gè)T狀態(tài)去采樣此信號(hào)。若INTR有效，而且中斷允許標(biāo)志IF=1則響應(yīng)中斷，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序；否則，CPU繼續(xù)執(zhí)行下一條指令。NMI：不可屏蔽中斷請(qǐng)求信號(hào)，輸入，上升沿觸發(fā)，不受IF狀態(tài)的影響，也不能用軟件屏蔽。當(dāng)該信號(hào)有效時(shí)，則執(zhí)行完當(dāng)前指令后立即響應(yīng)中斷。NMI是一種比INTR高級(jí)的中斷請(qǐng)求。CLK：時(shí)鐘信號(hào)，輸入，為8086CPU提供主時(shí)鐘信號(hào)。要求時(shí)鐘周期的高電平、低電平之比為1：2。8086可以使用的時(shí)鐘頻率因不同的芯片而不同，8086-1為10MHz，8086-2為8MHz。VCC和GND：電源引腳VCC接高電平（+5V±0.5V），兩個(gè)GND引腳接地。4．最小模式下的引腳信號(hào)（24~31）INTA：中斷響應(yīng)信號(hào)，輸出，低電平有效。該信號(hào)從T2開始有效，表示CPU響應(yīng)了外部發(fā)來的INTR信號(hào)。在中斷響應(yīng)總線周期，它可作為選通信號(hào)。ALE：地址鎖存信號(hào)，輸出，用來將地址/數(shù)據(jù)、地址/狀態(tài)總線上的地址信號(hào)鎖存到地址鎖存器中，高電平有效。該信號(hào)為高電平時(shí)，利用它的下降沿將地址鎖存在地址鎖存器中。DEN：數(shù)據(jù)允許信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)表示允許輸出數(shù)據(jù)。最小模式下用作數(shù)據(jù)收發(fā)器的選通信號(hào)。DT/R：數(shù)據(jù)收發(fā)信號(hào)，三態(tài)輸出，控制數(shù)據(jù)的傳送方向。該信號(hào)為高電平時(shí)表示發(fā)送數(shù)據(jù)；低電平時(shí)表示接收數(shù)據(jù)M/IO：三態(tài)輸出，用來區(qū)分是存儲(chǔ)器訪問還是I/O訪問。該信號(hào)為高電平時(shí)表示存儲(chǔ)器訪問；低電平時(shí)表示I/O訪問。WR：寫信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)表示CPU正在執(zhí)行寫操作。此外，至于是存儲(chǔ)器寫還是I/O寫取決于M/IO。HOLD：總線請(qǐng)求信號(hào)，輸入，用來向CPU請(qǐng)求總線使用權(quán)，高電平有效。HLDA：總線響應(yīng)信號(hào)，輸出，是對(duì)總線請(qǐng)求信號(hào)的響應(yīng)，高電平有效。當(dāng)CPU同意讓出總線使用權(quán)時(shí)發(fā)出該信號(hào)。Acknowledge5．最大模式下的引腳信號(hào)（24~31）QS1和QS0：指令隊(duì)列狀態(tài)信號(hào)，輸出，用來反映指令隊(duì)列當(dāng)前狀態(tài)，如表2-3所示。S2、S1、S0：總線周期狀態(tài)信號(hào)，三態(tài)輸出，在總線周期的T4、T1和T2狀態(tài)期間有效，其編碼功能如表2-4所示。LOCK：總線鎖定信號(hào)，三態(tài)輸出，低電平有效。該信號(hào)為低電平時(shí)，總線被鎖定，外部的總線主控設(shè)備不能占用總線。在指令的前面加前綴LOCK，就會(huì)產(chǎn)生LOCK信號(hào)，直到這條指令結(jié)束為止。例如：LOCKDECDWORDPTRDS:[DX-8]RQ/GT0和RQ/GT1：總線請(qǐng)求輸入/允許輸出信號(hào)，雙向，三態(tài)。用來供外部主控設(shè)備請(qǐng)求并得到總線控制權(quán)，低電平有效。當(dāng)該信號(hào)為輸入時(shí)，表示其他主控者向CPU請(qǐng)求使用總線；為輸出時(shí)，表示CPU對(duì)總線請(qǐng)求的響應(yīng)信號(hào)。2.1.2內(nèi)部結(jié)構(gòu)與功能8086CPU按功能可分為兩大部分：總線接口單元（BIU）和執(zhí)行單元（EU），如圖2-2所示。BIU負(fù)責(zé)取指令，EU負(fù)責(zé)執(zhí)行指令，兩個(gè)部分的操作是獨(dú)立進(jìn)行的也就是說，EU在執(zhí)行指令的同時(shí)，BIU在讀取下面要執(zhí)行的指令。

1．總線接口單元（BIU）總線接口單元是8086CPU同存儲(chǔ)器和I/O設(shè)備間的接口部件，提供了16位雙向數(shù)據(jù)總線和20位地址總線，負(fù)責(zé)執(zhí)行所有對(duì)外部總線的操作。BIU的主要功能是：①負(fù)責(zé)從內(nèi)存單元中取出指令并送到指令隊(duì)列中，等待EU去執(zhí)行；②負(fù)責(zé)從指定內(nèi)存單元或I/O端口中取數(shù)據(jù)送給EU去執(zhí)行，或者將EU的操作結(jié)果送到指定的內(nèi)存單元或I/O端口中。BIU由以下幾部分組成：段寄存器：CS、DS、ES和SS指令指針寄存器IP：地址加法器：指令隊(duì)列緩沖器：總線控制電路：2．執(zhí)行單元（EU）EU的主要功能是：①從BIU的指令隊(duì)列中獲取指令；②對(duì)指令代碼進(jìn)行譯碼，發(fā)出各種控制信號(hào)；③進(jìn)行算術(shù)/邏輯運(yùn)算；④生成16位偏移地址，即計(jì)算出指令中操作數(shù)的內(nèi)存單元地址的16位偏移地址；⑤將數(shù)據(jù)傳送到BIU，或者接收BIU傳送來的數(shù)據(jù)。EU由以下幾部分組成：數(shù)據(jù)寄存器：4個(gè)16位數(shù)據(jù)寄存器AX、BX、CX和DX，主要用于存放運(yùn)算過程中的數(shù)據(jù)或地址。4個(gè)16位數(shù)據(jù)寄存器也可以作為8個(gè)8位數(shù)據(jù)寄存器使用，其中AH、BH、CH和DH用于存放高字節(jié)，AL、BL、CL和DL用于存放低字節(jié)。指針寄存器：兩個(gè)16位指針SP和BP，與堆棧段寄存器SS配合使用，用于存放當(dāng)前堆棧段中某個(gè)單元的偏移量。變址寄存器：兩個(gè)16位變址寄存器SI和DI，與數(shù)據(jù)段寄存器DS配合使用，用于存放當(dāng)前數(shù)據(jù)段中某個(gè)單元的偏移量。算術(shù)邏輯單元（ALU）：16位運(yùn)算器，用于進(jìn)行算術(shù)、邏輯運(yùn)算，也可以按指令計(jì)算操作數(shù)在內(nèi)存單元中的偏移地址。標(biāo)志位寄存器（FR）：16位標(biāo)志位寄存器FR，共有9個(gè)標(biāo)志位，如圖2-4所示，其中6個(gè)是狀態(tài)標(biāo)志位，3個(gè)是控制標(biāo)志位，用于反映CPU運(yùn)行過程中的某些狀態(tài)特征。暫存器：協(xié)助ALU完成運(yùn)算，暫存參加運(yùn)算的數(shù)據(jù)。EU控制器：負(fù)責(zé)從ALU指令隊(duì)列中獲取指令，經(jīng)過分析譯碼，發(fā)出相應(yīng)的控制命令。CF=1：最高位產(chǎn)生借位；PF=0：1的個(gè)數(shù)為奇數(shù)個(gè)；AF=0：低4位沒有向高4位產(chǎn)生借位或進(jìn)位；ZF=0：結(jié)果不為0；SF=1：運(yùn)算結(jié)果為負(fù)；OF=1：126-（-5）=+131，超過了+127，產(chǎn)生溢出，所以運(yùn)算結(jié)果不正確。2.1.3對(duì)存儲(chǔ)器的管理CPU是通過總線來管理存儲(chǔ)器的。具體來說，CPU通過地址總線的編碼對(duì)存儲(chǔ)器尋址；通過控制總線中的讀控制和寫控制信號(hào)控制信息的讀出和寫入；數(shù)據(jù)總線則是讀出和寫入信息的傳遞通道。1．存儲(chǔ)器組織8086CPU具有20條地址總線，它的直接尋址能力為1MB（220）。存儲(chǔ)器以一個(gè)字節(jié)作為一個(gè)存儲(chǔ)單元；每個(gè)存儲(chǔ)單元（即每個(gè)字節(jié)）都有唯一一個(gè)20位的地址（即5位的十六進(jìn)制地址），稱為存儲(chǔ)單元的物理地址，范圍是00000H~FFFFFH。

相鄰兩個(gè)存儲(chǔ)單元可以存放一個(gè)字，字中的每個(gè)字節(jié)對(duì)應(yīng)一個(gè)地址。其中，低字節(jié)（低8位）存放在低地址單元中，高字節(jié)（高8位）存放在高地址單元中。我們把低字節(jié)存放的存儲(chǔ)單元的地址稱為字的地址。例如，圖2-5表示的是將一個(gè)字1234H存入地址為1000H的單元中。2．存儲(chǔ)器分段與物理地址的形成

將1MB存儲(chǔ)空間劃分成若干個(gè)獨(dú)立的邏輯段每個(gè)邏輯段最大不超過64KB段起始地址（段基址）為段寄存器內(nèi)容×16，相當(dāng)于段寄存器內(nèi)容左移4位某一段內(nèi)一個(gè)存儲(chǔ)單元的地址，就可以用相對(duì)于段基址的偏移量來表示，這個(gè)偏移量稱為段內(nèi)偏移地址或有效地址（EA），其格式為：段基址：偏移地址物理地址的計(jì)算方法為：16位段基址左移4位，右端補(bǔ)0，然后與16位偏移地址相加，如圖2-6所示即：物理地址=段基址×24+偏移地址。3．段寄存器的使用CPU在對(duì)存儲(chǔ)器進(jìn)行訪問時(shí)，必須預(yù)先將段基址加載到段寄存器中。8086CPU中有四個(gè)段寄存器，分別是CS、DS、SS和EE，它們的作用分別是：CS：代碼段寄存器，用來存放當(dāng)前指令所在的段基址。與指令指針I(yè)P提供的偏移地址配合使用。DS：數(shù)據(jù)段寄存器，用來存放當(dāng)前程序所使用的數(shù)據(jù)段的段基址。SS：堆棧段寄存器，用來存放當(dāng)前堆棧段的段基址。與指針寄存器SP或BP提供的偏移地址配合使用。ES：附加段寄存器，用來存放當(dāng)前運(yùn)行程序所使用的附加數(shù)據(jù)段的段基址?！纠?-2】(CS)=12BAH，(IP)=0100H，計(jì)算當(dāng)前指令所在內(nèi)存單元的物理地址。2.1.4對(duì)I/O端口的管理CPU與I/O設(shè)備之間是通過I/O接口進(jìn)行信息和數(shù)據(jù)傳輸?shù)摹Ｃ總€(gè)I/O接口都有一個(gè)或幾個(gè)端口，它與CPU之間的通信利用I/O端口的寄存器來完成。同存儲(chǔ)器單元地址一樣，每個(gè)I/O端口都有唯一的一個(gè)地址，稱為I/O端口地址或端口號(hào)。8086的I/O端口有統(tǒng)一編址和獨(dú)立編址兩種方式。8086可以采用獨(dú)立編址的方式。8086使用A15～A0共16條地址線作端口地址，可訪問的I/O端口最多可有64K個(gè)8位端口或32K個(gè)16位的端口（任何兩個(gè)相鄰的8位端口可以組合成一個(gè)16位端口）。同存儲(chǔ)器的字訪問類似，要訪問奇地址16位端口，需要訪問兩次才能完成。8086CPU設(shè)置了專門的輸入/輸出指令（IN和OUT）來訪問I/O端口。由于I/O地址線和存儲(chǔ)器地址線是公用的，所以要通過8086CPU控制總線中的M/IO信號(hào)來區(qū)分地址總線上傳送的是I/O端口地址還是內(nèi)存地址2.28086系統(tǒng)構(gòu)成為了適應(yīng)各種場(chǎng)合，8086CPU可以工作在最小模式或最大模式下，由MN/MX引腳進(jìn)行控制。最小模式是單機(jī)系統(tǒng)，系統(tǒng)中所需的控制信號(hào)全部由8086CPU本身直接產(chǎn)生；而最大模式可以構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)所需的控制信號(hào)由總線控制器提供。2.2.1最小模式下系統(tǒng)構(gòu)成（1）采用三片8282鎖存器完成20位地址鎖存由于復(fù)用線上的地址信號(hào)A19~A16、A15~A0只在總線周期的T1狀態(tài)出現(xiàn)，所以要用鎖存器對(duì)地址進(jìn)行鎖存，提供20條地址總線。8282鎖存器有8個(gè)輸入端和8個(gè)輸出端。以及兩個(gè)控制端：選通控制端STB和輸出允許控制端OE，分別用來控制地址的鎖存和數(shù)據(jù)的輸出。（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線雙向數(shù)據(jù)收發(fā)器8286可以提供收和發(fā)兩個(gè)方向的8位數(shù)據(jù)。8286收發(fā)器有兩個(gè)控制引腳：允許控制端OE和方向控制端T，分別用來控制數(shù)據(jù)的通過和數(shù)據(jù)的流向。2.2.2最大模式下系統(tǒng)構(gòu)成在最大模式下，系統(tǒng)包含兩個(gè)或多個(gè)微處理器，其中一個(gè)是主處理器，其他處理器為從處理器。在最大模式下，地址鎖存器和數(shù)據(jù)收發(fā)器與最小模式下相同，只是它們所用到的控制信號(hào)由總線控制器8288提供存儲(chǔ)器讀寫、I/O讀寫以及中斷響應(yīng)等總線命令信號(hào)也由8288產(chǎn)生。2.38086總線時(shí)序

2.3.1總線周期概念微處理器在運(yùn)行過程中是在時(shí)鐘脈沖的控制下執(zhí)行每一個(gè)操作的。每個(gè)時(shí)鐘脈沖的持續(xù)時(shí)間稱為一個(gè)時(shí)鐘周期，其頻率稱為主頻（時(shí)鐘頻率）。時(shí)鐘周期是CPU的基本時(shí)間單位。時(shí)鐘周期越短，CPU執(zhí)行的速度就越快。CPU通過總線實(shí)現(xiàn)對(duì)存儲(chǔ)器或I/O端口的訪問，每一次訪問過程稱為一個(gè)總線周期。若執(zhí)行的是數(shù)據(jù)輸出，則稱為“寫”總線周期；若執(zhí)行的是數(shù)據(jù)輸入，則稱為“讀”總線周期。一個(gè)典型的總線周期包含4個(gè)時(shí)鐘周期，分別稱為4個(gè)狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。一個(gè)指令周期往往包括多個(gè)總線周期，而一個(gè)總線周期又包含多個(gè)時(shí)鐘周期。2.3.2總線操作時(shí)序CPU通過總線執(zhí)行各種操作時(shí)，總線上各信號(hào)之間在時(shí)間上的配合關(guān)系稱為總線時(shí)序。8086的主要操作時(shí)序有：系統(tǒng)復(fù)位和啟動(dòng)操作時(shí)序、總線操作時(shí)序、總線保持時(shí)序、中斷響應(yīng)時(shí)序、總線請(qǐng)求/允許時(shí)序等1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序系統(tǒng)復(fù)位和啟動(dòng)操作是通過RESET信號(hào)來觸發(fā)的。系統(tǒng)復(fù)位后啟動(dòng)時(shí)，將從0FFFF0H單元開始執(zhí)行指令。2．最小模式下的總線讀時(shí)序

3．最小模式下的總線寫時(shí)序

2.4新型微處理器與新型主板簡介2.4.1新型微處理器的特點(diǎn)與主要指標(biāo)就目前來說，衡量CPU性能的指標(biāo)主要有以下幾個(gè)（1）主頻主頻也叫時(shí)鐘頻率，單位是Hz。CPU的主頻＝外頻×倍頻系數(shù)。值得注意的是，CPU主頻是決定CPU運(yùn)算速度的主要因素，但不是全部，CPU的運(yùn)算速度還取決于CPU的其他內(nèi)部設(shè)計(jì)。目前，主流CPU的主頻已高達(dá)3GHz左右。

（2）外頻外頻又稱總線速度，它決定著整塊主板的運(yùn)行速度。目前，主板的外頻主要有133MHz、200MHz、333MHz等。（3）倍頻系數(shù)倍頻系數(shù)是指CPU主頻與外頻之間的相對(duì)比例關(guān)系。在相同的外頻下，倍頻系數(shù)越高，CPU的頻率也越高。（4）前端總線（FSB）頻率前端總線是CPU連接北橋芯片的總線。也就是說，CPU通過前端總線和北橋芯片與內(nèi)存、顯卡交換數(shù)據(jù)。因此，前端總線頻率越高，CPU的數(shù)據(jù)傳輸速度越快，也就越能充分發(fā)揮CPU的性能。（5）字長目前，包括Intel和AMD的主流CPU都已經(jīng)是64位了。但是，請(qǐng)大家注意，如果所用操作系統(tǒng)和相關(guān)軟件不是按照64位指令進(jìn)行編制的，那么，即使CPU是64位字長，也沒有什么意義。（6）緩存緩存大小也是CPU的重要指標(biāo)之一，而且緩存的結(jié)構(gòu)和大小對(duì)CPU速度的影響非常大。CPU緩存的運(yùn)行頻率極高，一般是和處理器同頻，要遠(yuǎn)高于系統(tǒng)內(nèi)存和硬盤?，F(xiàn)在的CPU通常會(huì)配置兩級(jí)或三級(jí)緩存（L1Cache、L2Cache和L3Cache），以便將要執(zhí)行的指令或要存取的數(shù)據(jù)預(yù)先由內(nèi)存放到緩存中，從而提高CPU的運(yùn)行速度。原則上講，緩存越大越好，但由于工藝的原因，緩存又不可能做得太大。目前，主流CPU的L1Cache容量通常為128KB數(shù)據(jù)緩存加128KB指令緩存，L2Cache容量通常為4MB。（7）CPU核心數(shù)量CPU核心（Die）又稱為內(nèi)核，是CPU最重要的組成部分。對(duì)于某些CPU來說，CPU中心那塊隆起的芯片就是核心。此外，為了便于CPU的設(shè)計(jì)、生產(chǎn)和銷售管理，CPU制造商還會(huì)對(duì)各種CPU核心給出相應(yīng)的代號(hào)，這也就是所謂的CPU核心類型。由于受到頻率的限制，在現(xiàn)有架構(gòu)上再提高CPU的工作頻率已經(jīng)越來越困難，為此，AMD和Intel公司都先后開發(fā)出了多核CPU。它們通過在一個(gè)CPU芯片內(nèi)封裝多個(gè)CPU核心，來提高CPU的運(yùn)算速度。（8）CPU內(nèi)核和I/O工作電壓CPU的工作電壓分為內(nèi)核電壓和I/O電壓兩種。通常，CPU的內(nèi)核電壓要小于或等于I/O電壓。內(nèi)核電壓由CPU的制程確定，制程越小，內(nèi)核電壓越低；I/O電壓一般在1.6～5V。低電壓能解決耗電過大和發(fā)熱過高的問題。（9）CPU制程CPU制程是指芯片內(nèi)電路與電路之間的距離。制程越小，意味著芯片內(nèi)電路的密度越高，從而實(shí)現(xiàn)更為復(fù)雜的電路設(shè)計(jì)。目前，CPU的制程已由早期的幾個(gè)微米達(dá)到幾十納米。（10）CPU擴(kuò)展指令集CPU依靠指令來控制系統(tǒng)，每款CPU在設(shè)計(jì)時(shí)就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。因此，指令的強(qiáng)弱也是CPU的重要指標(biāo)。目前，大部分IntelCPU和AMDCPU都在以前基本X86指令的基礎(chǔ)上擴(kuò)充了諸如MMX、SSE、SSE2等很多新指令，以適應(yīng)多媒體、圖形圖像處理和網(wǎng)絡(luò)開發(fā)的需要。2.4.2新型主板的結(jié)構(gòu)目前，主板的核心是主板芯片組，它決定了主板的規(guī)格、性能和大致功能。我們平日所說的“865PE主板”、“955主板”等，其中的“865PE”和“955”指的就是主板芯片組。主板芯片組通常包含南橋芯片和北橋芯片。其中，北橋芯片主要決定主板的規(guī)格和系統(tǒng)的性能，它連接著CPU、內(nèi)存、AGP或PCI總線。主板支持什么CPU，支持AGP或PCI多少速的顯卡，支持何種規(guī)格和容量的內(nèi)存，都是北橋芯片決定的。北橋芯片往往有較高的工作頻率，所以發(fā)熱量頗高，我們?cè)谥靼迳峡梢栽贑PU插槽附近找到一個(gè)散熱器，下面的就是北橋芯片。因此，相同北橋芯片的主板，性能差別微乎其微。主板上的各種接口（如串口、USB接口、IDE接口、SATA接口）、PCI總線（連接聲卡、網(wǎng)卡等）以及主板上的其他芯片（如集成聲卡、集成網(wǎng)卡等）都?xì)w南橋芯片控制。南橋芯片通常裸露在PCI插槽旁邊。南北橋間進(jìn)行數(shù)據(jù)傳遞時(shí)需要一條通道，這條通道就是南北橋總線。南北橋總線越寬，數(shù)據(jù)傳輸越快。另外，在各廠商的主板芯片組中，南北橋總線都被各自起了名字，如Intel的Hublink、DMI，VIA的V-Link等。2.5微型計(jì)算機(jī)常用系統(tǒng)總線簡介

總線是計(jì)算機(jī)各部件之間傳輸數(shù)據(jù)、地址和控制信息的公共通道。幾乎所有的總線都包括數(shù)據(jù)總線、地址總線和控制總線三部分。1、數(shù)據(jù)總線用來在各部件之間傳送數(shù)據(jù)信息，數(shù)據(jù)總線的寬度表示一次傳送數(shù)據(jù)的位數(shù)。例如，ISA總線的數(shù)據(jù)寬度為16位，也就是說，ISA總線一次可以傳送16位