第4章 半導(dǎo)體存貯器

第4章半導(dǎo)體存貯器

4.1概述4.2讀寫存貯器(RAM)4.3只讀存貯器(ROM)

4.1概述

4.1.1存儲(chǔ)器分類

1.按存儲(chǔ)器在主機(jī)的內(nèi)部還是外部，分為內(nèi)存與外存

2.按構(gòu)成存儲(chǔ)器的材料，分為半導(dǎo)體、磁、激光和紙卡存儲(chǔ)器

3.按照工作方式的不同，半導(dǎo)體存貯器分為讀寫存貯器(RAM)和只讀存貯器(ROM)。1.讀寫存貯器RAM，按制造工藝分：

(1)雙極型RAM：存取時(shí)間短，幾至幾十納秒，但集成度低，功耗大，價(jià)格高。

(2)金屬氧化物(MOS)RAM，分為靜態(tài)RAM和動(dòng)態(tài)RAMa.SRAM：存取時(shí)間為幾十至幾百納秒，集成度較高，功耗較雙極型低，價(jià)格較便宜。

b.DRAM：容量大，價(jià)格低，但需要定時(shí)刷新。2.只讀存貯器ROM(1)掩模工藝ROM(2)可一次編程ROM(OTPROM)(3)可擦去的PROM(EPROM,E2PROM)4.1.2存貯器的主要性能指標(biāo)

1.存貯容量:以存儲(chǔ)單元個(gè)數(shù)表示

2.存取時(shí)間：存取芯片中某一個(gè)單元數(shù)據(jù)所需要的時(shí)間；CPU的讀寫時(shí)間要長于RAM芯片所要求的存取時(shí)間。

3.可靠性：以平均無故障時(shí)間來確定

4.功耗

5.價(jià)格

4.2讀寫存貯器(RAM)

4.2.1靜態(tài)讀寫存貯器(SRAM)

1.概述靜態(tài)讀寫存貯器(StaticRAM)使用十分方便，在微型計(jì)算機(jī)領(lǐng)域獲得了極其廣泛的應(yīng)用?，F(xiàn)以一塊典型的SRAM芯片6264為例說明其外部特性及工作過程。

圖4.16264引腳圖

(1)8K×8bit的CMOSRAM芯片①引線功能。6264(6164)有28條引出線，它們包括：

A0~A12為13條地址信號(hào)線。

D0~D7為8條雙向數(shù)據(jù)線。

，CS2為兩條片選信號(hào)的引線。為輸出允許信號(hào)。

是寫允許信號(hào)。

NC為沒有使用的空腳。芯片上還有+5V電壓和接地線。

表4.16264真值表

SRAM6264數(shù)據(jù)寫入波形

②6264(6164)的工作過程。

SRAM6264數(shù)據(jù)讀出波形

2.連接使用

使用時(shí)，按規(guī)定的內(nèi)存地址范圍，將存儲(chǔ)器芯片正確連接到總線上。而片選信號(hào)由高位地址和控制信號(hào)譯碼形成，它們決定該芯片在內(nèi)存的地址范圍。

(1)全地址譯碼方式

全地址譯碼方式使存儲(chǔ)器芯片的每一個(gè)存儲(chǔ)單元唯一地占據(jù)內(nèi)存空間的一個(gè)地址，或者說利用地址總線的所有地址線來唯一地決定存儲(chǔ)芯片的一個(gè)單元。從圖4.2可以看到，6264這一8KB的芯片唯一地占據(jù)從F0000H到F1FFFH這8KB內(nèi)存空間；芯片的每一個(gè)存貯單元唯一地占據(jù)上述地址空間中的一個(gè)地址。該圖用在CPU最大模式下。

圖4.2SRAM6264的全地址譯碼連接

F0000H~F1FFFH利用與非門

圖4.3另一種譯碼器（利用或門）80000H~81FFFH

(2)部分地址譯碼方式首先，讓我們看一下圖4.4所示的6264的連接圖。分析圖4.4所示的連接圖，可以發(fā)現(xiàn)，此時(shí)的8KB芯片6264所占據(jù)的內(nèi)存地址空間為

DA000H~DBFFFH;8kDE000H~DFFFFH;8kFA000H~FBFFFH;8kFF000H~FFFFFH;8k圖4.4SRAM6264的部分地址譯碼連接A14和A17未參與譯碼

由于少用了地址線參加譯碼，一塊8KB的芯片占據(jù)了多個(gè)8KB的地址空間，從而地址產(chǎn)生了重疊區(qū)，破壞了地址空間的連續(xù)性并減小了總的地址空間，但譯碼相對(duì)較簡(jiǎn)單。通常若參加譯碼的高地址愈少，譯碼愈簡(jiǎn)單，一塊芯片所占的內(nèi)存地址空間就愈多。極限情況，只用一條高位地址線接在片選信號(hào)端。

(3)譯碼器電路

在工程上常用的譯碼電路還有如下幾種類型：①利用廠家提供的現(xiàn)成的譯碼器芯，如74LS138，74LS154。

②利用廠家提供的數(shù)字比較器芯片。方便改變地址

③利用ROM做譯碼器。適于批量生產(chǎn)

④利用PLD。GAL16V8、LATTICE1032等，便于保密。3.靜態(tài)RAM連接舉例

圖4.5中，使用一塊3-8譯碼器芯片(74LS138或8205)，將兩片6116（2K）所占的內(nèi)存地址范圍安排在7C000H~7CFFFH。

A19/18/17/16/15/14/13/12/11/A10~A00/1/1

/1

/1

/1/0/0/0(1)/…SRAM6116引線圖

圖4.5兩片6116的連接圖地址范圍：40000H~407FFH40800H~40FFFH4.等待的實(shí)現(xiàn)在存貯器芯片的連接使用中，由于采用了要求的定時(shí)時(shí)間比較長的芯片或由于總線的時(shí)間延遲過大等原因，CPU提供的定時(shí)時(shí)間不能滿足存貯器芯片的要求，使CPU無法正確地讀寫存貯器。這就要求電路的設(shè)計(jì)者采取適當(dāng)?shù)拇胧﹣斫鉀Q這一問題。解決這個(gè)問題的最簡(jiǎn)單的辦法就是降低CPU的時(shí)鐘頻率，加大周期T，但降低了CPU的效率；另一種方法是利用CPU的READY信號(hào)。隨著存儲(chǔ)器芯片速度的提高，這個(gè)問題基本得到解決。

4.3只讀存貯器(ROM)

4.3.1EPROM:可擦出重寫的ROM1.2764的引線

A0~A12為13條地址信號(hào)輸入線，說明芯片的容量為8K個(gè)單元。

D0~D7為8條數(shù)據(jù)，表明芯片的每個(gè)存貯單元存放一個(gè)字節(jié)(8位二進(jìn)制數(shù))。

為輸入信號(hào)。

是輸出允許信號(hào)。

為編程脈沖輸入端。

圖4.18EPROM2764引線圖

引腳與6264兼容2.2764的連接使用圖4.19EPROM2764的連接圖

ROM:00000H~02FFFH;RAM:03000H~06FFFH圖4.20EPROM2764的連接圖

3.EPROM的編程

(1)擦除

EPROM干凈的標(biāo)志為每個(gè)單元的內(nèi)容均為FFH(2)編程對(duì)EPROM的編程通常有兩種方式，即標(biāo)準(zhǔn)編程和快速編程兩種方式。①標(biāo)準(zhǔn)編程：編程-校驗(yàn)，缺點(diǎn)：編程時(shí)間長、不安全。②快速編程：三步走

EPROM的讀出過程

4.4存儲(chǔ)器應(yīng)用舉例

4.3.1EPROM:可擦出重寫的ROM1.2764的引線

A0~A12為13條地址信號(hào)輸入線，說明芯片的容量為8K個(gè)單元。

D0~D7為8條數(shù)據(jù)，表明芯片的每個(gè)存貯單元存放一個(gè)字節(jié)(8位二進(jìn)制數(shù))。

為輸入信號(hào)。

是輸出允許信號(hào)。

START：MOVAX,1E00HMOVDS,AXMOVSI,0000HMOVCX,2000HGOON:MOVAL,55HMOV[SI],ALCALLT20MS;延時(shí)20msINCSILOOPGOONHLT

START：MOVAX,1E00HMOVDS,AXMOVSI,0000HMOVCX,2000HGOON:MOVAL,55HMOV［SI,ALCALLT20MS;延時(shí)20msINCSILOOPGOONHLT

START：MOVAX,1E00HMOVDS,AXMOVSI,0000HMOVCX,2000HGOON:MOVAL,55H