模擬電路課件北航自動(dòng)化unit1

電子電路設(shè)計(jì)訓(xùn)練課程安排：模擬部分（1-8周）&數(shù)字部分（9-16周）模擬部分：7次課程，4次實(shí)驗(yàn)公共郵箱：buaaeda@126.comKey：edaeda電子電路設(shè)計(jì)訓(xùn)練課程內(nèi)容：集成電路及其產(chǎn)業(yè)發(fā)展Eda軟件的發(fā)展歷程Pspice語(yǔ)言Multisim軟件的使用若干設(shè)計(jì)實(shí)例電子電路設(shè)計(jì)訓(xùn)練先修課程：電路分析模擬電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)信號(hào)與系統(tǒng)電子電路設(shè)計(jì)訓(xùn)練考核方式：模擬和數(shù)字各占50分模擬部分：考試50%實(shí)驗(yàn)50%（完成實(shí)驗(yàn)35%+實(shí)驗(yàn)報(bào)告15%）ViewofEDA申晶新主樓f504SimulatingPartUnit1IC的發(fā)展帶動(dòng)EDA的進(jìn)步IC的生產(chǎn)由設(shè)計(jì)、制造、封裝業(yè)組成設(shè)計(jì)封裝制造集成電路發(fā)展歷程1950年：結(jié)型晶體管誕生；1951年：場(chǎng)效應(yīng)晶體管發(fā)明；1958年：集成電路產(chǎn)生，開(kāi)創(chuàng)了世界微電子學(xué)的歷史；1962年：MOS場(chǎng)效應(yīng)晶體管發(fā)明；1963年：首次提出CMOS技術(shù)，今天，95%以上的集成電路芯片都是基于CMOS工藝；集成電路發(fā)展歷程1963年：首次提出CMOS技術(shù)，今天，95%以

上的集成電路芯片都是基于CMOS工藝；1966年：美國(guó)RCA公司研制出CMOS集成電路并研制出第一塊門(mén)陣列（50門(mén)）；1971年：Intel推出1kb動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM），標(biāo)志著大規(guī)模集成電路出現(xiàn)；1978年：64kbDRAM誕生，不足0.5cm2的硅片上集成了14萬(wàn)個(gè)晶體管，標(biāo)志著超大規(guī)模集成電路（VLSI）時(shí)代的來(lái)臨；1988年：16MDRAM問(wèn)世，1cm2大小的硅片上集成有3500萬(wàn)個(gè)晶體管集成電路發(fā)展歷程1989年：486微處理器推出，25MHz，1μm工藝，后來(lái)50MHz芯片采用

0.8μm工藝；1993年：66MHz奔騰處理器推出，采用0.6μｍ工藝；1995年：PentiumPro,133MHz，采用0.6-0.35μｍ工藝；1997年：300MHz奔騰Ⅱ問(wèn)世，采用0.25μｍ工藝；1999年：奔騰Ⅲ問(wèn)世，450MHz，采用0.25μｍ工藝，后采用0.18μm工藝；集成電路發(fā)展歷程2000年：奔騰4問(wèn)世，1.5GHz，0.18μｍ工藝；2001年：Intel2001年下半年采用0.13μｍ工藝；2003年：奔騰4E系列推出，采用90nm工藝；2005年：intel酷睿2系列上市，采用65nm工藝；。2007年：基于全新45納米High-K工藝的intel酷睿2E7/E8/E9上市。2009年：intel酷睿i系列全新推出，采用的32nm工藝；2011年底，intel14nm制程工藝芯片已經(jīng)完成設(shè)計(jì)計(jì)劃2012一季度開(kāi)始生產(chǎn)下一代22納米工藝IvyBridge架構(gòu)處理器

摩爾定律

摩爾定律是由英特爾(Intel)創(chuàng)始人之一戈登?摩爾（GordonMoore）提出來(lái)的。其內(nèi)容為：集成電路上可容納的晶體管數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍，而價(jià)格下降一半；或者說(shuō)，每一美元所能買(mǎi)到的電腦性能，將每隔18個(gè)月翻兩番。這一定律揭示了信息技術(shù)進(jìn)步的速度。世界集成電路發(fā)展世界集成電路產(chǎn)業(yè)一直以3-4倍于國(guó)民經(jīng)濟(jì)增長(zhǎng)速度發(fā)展。每年均增長(zhǎng)17％。世界超大集成電路生產(chǎn)的主流工藝水平是直徑為12英寸(300mm)硅晶圓片，光刻精度（特征尺寸）為0.13微米，已達(dá)到22nm、18英寸（450mm）水平。衡量集成電路產(chǎn)業(yè)技術(shù)水平的兩個(gè)重要參數(shù)是:

晶圓直徑

特征尺寸世界最高水平的單片集成電路芯片上所容納的元器件數(shù)量已經(jīng)超過(guò)1億個(gè)。向SOC（SystemonChip)發(fā)展IC發(fā)展速度1959197020002005特征尺寸um2580.180.13硅片直徑mm530200300電源V5533集成度61031081010MPU主頻Hz800k1G5GDRAMbit1k1G3G管子價(jià)格$100.310-610-8世界IC市場(chǎng)Intel(美)297.5；Toshiba112.1；NEC110.8；Samsung108.0；TexasInstrument91.0；Motorola80.0；STMicroelectronics(意法)79.5；Hitachi（日立）72.8；Infineon（德）67.2；MicroTE（美）63.1；SUM1087.8億美元2000年世界IC市場(chǎng)總銷(xiāo)售額達(dá)到＄2044億中國(guó)IC的發(fā)展2002年，市場(chǎng)銷(xiāo)售額4862.5億元，2007年，市場(chǎng)銷(xiāo)售額5623.7億元主要芯片制造廠家國(guó)內(nèi)投資建設(shè)生產(chǎn)線8英寸線有6條，14英寸的在建中芯國(guó)際，上海宏力，上海華虹，上海先進(jìn)半導(dǎo)體，無(wú)錫華晶上華，上海貝嶺，北京首鋼日電，紹興華越計(jì)算機(jī)類(lèi)、消費(fèi)類(lèi)、網(wǎng)絡(luò)通信類(lèi)三大領(lǐng)域占中國(guó)集成電路市場(chǎng)的88.1%集成電路生產(chǎn)主要流程需求設(shè)計(jì)材料（單晶硅等）掩膜版芯片制作芯片檢測(cè)封裝測(cè)試硅棒硅片切片IC制造過(guò)程硅片測(cè)試鍵合光刻、注入、擴(kuò)散、刻蝕芯片封裝劃片芯片測(cè)試刻蝕后的硅片成品絕熱層炭加熱部件石英坩鍋熔融多晶硅單晶硅籽晶CZ拉單晶爐晶圓

圖中從左到右分別是450mm（18英寸）、300mm（12英寸）和200mm（8英寸）的晶圓，其中只有8寸為晶圓實(shí)物，18寸和12寸皆為比例模型。投影掩膜版承載臺(tái)透鏡（縮小版圖）曝光（聚焦、對(duì)準(zhǔn)、曝光、步進(jìn)）對(duì)準(zhǔn)激光快門(mén)（曝光時(shí)打開(kāi)）UV光源光刻過(guò)程zyx硅片摻雜離子束離子注入機(jī)Xj結(jié)深離子注入摻雜硅片掩蔽層掩蔽層擴(kuò)散摻雜擴(kuò)散雜質(zhì)掩蔽層掩蔽層硅片鍵合引線鍵合壓點(diǎn)芯片用環(huán)氧樹(shù)脂粘在底板上引線框架管腳芯片封裝ABC封裝CEp-硅襯底n+Pn+摻雜形成p型襯底B重?fù)诫s形成n型區(qū)BipolarDevicenpnn+n+PwellSilicon增強(qiáng)型n溝道MOSFETMOSFETGateDrainSourceSiO2金屬金屬多晶硅VGG=0.7VVDD=3VInvertedlayerchannelGateDrainSourceSubstrateVGGVDDCMOSn+

n+

P阱Vss

SGD金屬場(chǎng)氧化層n型硅襯底p+

p+

n型硅襯底VDD

DGSP阱n+n+SDp+VssVDDSDp+GG多晶硅+VDD-VSSOutputInput反相器ASIC

ApplicationSpecificIntegratedCircuit設(shè)計(jì)輸入前仿真后仿真布局布線流片F(xiàn)ullCustomFPGAIC廠家負(fù)責(zé)模擬與數(shù)字電路的仿真

模擬：SPICE；PSPICE數(shù)字：VHDL；VerilogHDL

Full-Custom;Semi-Custom

半定制：廠家提供半成品母片（GateArray；StandardCell）FPGA（FieldProgrammableGateArray）仿真語(yǔ)言（硬件描述語(yǔ)言HDL)Spice晶體管/門(mén)級(jí)語(yǔ)言；

VHDL、Verilog行為級(jí)語(yǔ)言；可描述復(fù)雜的數(shù)字器件的邏輯行為具有模－數(shù)混合仿真

模擬用SPICE算法，數(shù)字用HDLProtel里的Sim模塊；Workbench里的MultisimPLD70年代推出，采用熔絲編程，陣列結(jié)構(gòu)80年代Lattice推出GAL（通用陣列邏輯genericarraylogic），采用E2PROM工藝85年Xilinx推出FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列fieldprogrammablegatearray），采用單元結(jié)構(gòu)CPLD（復(fù)雜可編程邏輯器件ComplexProgrammableLogicDevice）由Altera推出EDA平臺(tái)下載設(shè)計(jì)處理（綜合、優(yōu)化、布局、布線）功能仿真時(shí)序仿真在線測(cè)試電路輸入（原理、HDL、波形）Top-Down設(shè)計(jì)系統(tǒng)級(jí)描述功能級(jí)描述功能仿真門(mén)級(jí)描述時(shí)序仿真EDA工具由公司自己推出：Altera的MAX＋PLUS，Xilinx的Foundation，Lattice的ispDesignEXPERT由第三方推出：Cadence，Synplify,Viewlogic,EWB,SystemView,Protel中國(guó)華大推出Panda2000，AetherEDA軟件之爭(zhēng)形成CADENCE，SYNOPSYS兩強(qiáng)相爭(zhēng)CADENCE強(qiáng)項(xiàng)在布局布線，SYNOPSYS強(qiáng)項(xiàng)在邏輯綜合，仿真SN