電子技術(shù)基礎(chǔ)-課件第6章半導(dǎo)體存儲(chǔ)器

第6章半導(dǎo)體存儲(chǔ)器本章要點(diǎn)

本章主要介紹靜態(tài)隨機(jī)存儲(chǔ)器與動(dòng)態(tài)隨機(jī)存儲(chǔ)器的電路結(jié)構(gòu)特點(diǎn)，概括地介紹了只讀存儲(chǔ)器的結(jié)構(gòu)特點(diǎn)和只讀存儲(chǔ)器的類型。重點(diǎn)介紹存儲(chǔ)器的擴(kuò)展方法。

動(dòng)態(tài)MOS存儲(chǔ)單元6.1概述

半導(dǎo)體存儲(chǔ)器：用于儲(chǔ)存大量二進(jìn)制數(shù)據(jù)的半導(dǎo)體器件，它是由存儲(chǔ)單元矩陣構(gòu)成。

位（bit）：二進(jìn)制中的一個(gè)數(shù)碼，它是半導(dǎo)體存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的最小單位。

字節(jié)（Byte）：8位（bit）二進(jìn)制數(shù)。半字節(jié)（nibble）：一個(gè)字節(jié)分為兩組，4位為半個(gè)字節(jié)

字（word）：一個(gè)完整的信息單位，通常一個(gè)字包含一個(gè)或多個(gè)字節(jié)。

半導(dǎo)體存儲(chǔ)器由存儲(chǔ)單元矩陣構(gòu)成，每個(gè)存儲(chǔ)單元中要么是0，要么是1，每個(gè)矩陣單元可以通過行和列的位置來確定，存儲(chǔ)單元矩陣可以有幾種不同的構(gòu)成形式。32個(gè)存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器的重要指標(biāo)：1．存儲(chǔ)容量

指存儲(chǔ)器可以容納的二進(jìn)制信息量，以存儲(chǔ)器中存儲(chǔ)地址寄存器（MAR，MemoryAddressRegister）的編址數(shù)與存儲(chǔ)字位數(shù)的乘積表示，M位地址總線、N位數(shù)據(jù)總線的半導(dǎo)體存儲(chǔ)器芯片的存儲(chǔ)容量為2M×N位。如，某存儲(chǔ)器芯片的MAR為16位，存儲(chǔ)字長(zhǎng)為8位，則其存儲(chǔ)容量為216×8位=64K×8位，64K即16位的編址數(shù)。2．存儲(chǔ)速度

存儲(chǔ)器的存儲(chǔ)速度可以用兩個(gè)時(shí)間參數(shù)表示：“存取時(shí)間”(AccessTime)TA

和“存儲(chǔ)周期”(MemoryCycle)TMC

，存儲(chǔ)周期TMC略大于存取時(shí)間TA。 啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間。起動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔。6.2隨機(jī)存儲(chǔ)器

隨機(jī)存取存儲(chǔ)器也稱隨機(jī)存儲(chǔ)器或隨機(jī)讀/寫存儲(chǔ)器（RANDOM-ACCESSMEMORY），簡(jiǎn)稱RAM。RAM工作時(shí)可以隨時(shí)從任何一個(gè)指定的地址寫入(存入)或讀出(取出)信息,分為靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)

。（1）SRAM（STATICRANDOM-ACCESSMEMORY）

MOS管組成的單極型SRAM是由6個(gè)MOS管組成的雙穩(wěn)態(tài)觸發(fā)電路。SRAM的特點(diǎn)是只要電源不撤除，寫入SRAM的信息將不會(huì)消失，不需要刷新電路。同時(shí)再讀出時(shí)不破壞原存信息，一經(jīng)寫入可多次讀出。SRAM的功耗較大，容量較小，存取速度較快。成本比DRAM高，主要用在CPU集成的緩存(cache)上。

（2）DRAM（DynamicRANDOM-ACCESSMEMORY

）

DRAM是利用MOS管的柵極對(duì)其襯底間的分布電容來保存信息，以儲(chǔ)存電荷的多少，即電容端電壓的高低來表示“1”和“0”。DRAM的每個(gè)存儲(chǔ)單元所需的MOS管較少，可以由4管、3管和單管MOS組成，因此DRAM的集成度較高、功耗也低。但缺點(diǎn)是保存在DRAM中的信息——MOS管柵極分布電容上的電荷會(huì)隨著電容器的漏電而逐漸消失，一般信息保存時(shí)間為2ms左右。為了保存DRAM中的信息，每隔1～2ms要對(duì)其刷新一次，因此采用DRAM的計(jì)算機(jī)必須配置刷新電路。另外，DRAM的存取速度較慢，容量較大。一般微機(jī)系統(tǒng)中的內(nèi)存都采用DRAM

。6.2.1靜態(tài)隨機(jī)存儲(chǔ)器

1．電路結(jié)構(gòu)

SRAM主要由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路三部分組成。SRAM結(jié)構(gòu)示意圖①存儲(chǔ)矩陣由許多存儲(chǔ)單元排列組成，每個(gè)存儲(chǔ)單元能存放一位二值信息(0或1)，在譯碼器和讀/寫電路的控制下，進(jìn)行讀/寫操作。說明：②地址譯碼器一般都分成行地址譯碼器和列地址譯碼器兩部分，行地址譯碼器將輸入地址代碼的若干位A0~Ai譯成某一條字線有效，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器將輸入地址代碼的其余若干位(Ai+1~An-1)譯成某一根輸出線有效，從字線選中的一行存儲(chǔ)單元中再選一位(或n位)，使這些被選中的單元與讀/寫電路和I/O(輸入/輸出端)接通，以便對(duì)這些單元進(jìn)行讀/寫操作。③讀/寫控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。CS稱為片選信號(hào)，當(dāng)CS=0時(shí)，RAM工作；CS=1時(shí)，所有

I/O端均為高阻狀態(tài)，不能對(duì)RAM進(jìn)行讀/寫操作。R/W稱為讀/寫控制信號(hào)。R/W=1時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元中的信息送到I/O端上；當(dāng)R/W=0時(shí)，執(zhí)行寫操作，加到I/O端上的數(shù)據(jù)被寫入存儲(chǔ)單元中。2．SRAM的靜態(tài)存儲(chǔ)單元六管NMOS存儲(chǔ)單元說明：①V1~V4管：構(gòu)成基本RS觸發(fā)器，用于存儲(chǔ)數(shù)據(jù)；②V5、V6管：行選通管，受行選線X控制。X=0時(shí)，兩個(gè)管子截止；X=1時(shí)，兩個(gè)管子導(dǎo)通，存儲(chǔ)的數(shù)據(jù)送到位線上；③V7、V8管：列選通管，受列選線Y控制，列選線Y為高電平時(shí)，位線上的信息被分別送至輸入輸出線，從而使位線上的信息同外部數(shù)據(jù)線相通。

由于CMOS電路具有微功耗的特點(diǎn)，目前大容量的靜態(tài)RAM中幾乎都采用CMOS存儲(chǔ)單元。六管CMOS存儲(chǔ)單元P溝道增強(qiáng)型SRAM芯片HM6116簡(jiǎn)介HM6116是一種2048×8位（2K×8）的高速靜態(tài)CMOS隨機(jī)存取存儲(chǔ)器。管腳圖100CS片選×0×OE輸出使能×10WE讀/寫控制×穩(wěn)定穩(wěn)定A0～

A10地址碼輸入高阻態(tài)輸出輸入D0～

D7輸出工作模式低功耗維持讀寫6116的功能表1121324A6A7A4A5A2A3A0A1VSSA8VDDWEA9A10OEI/O8CSI/O724365871091817141115161922212320HM6116I/O6I/O5I/O4I/O3I/O2I/O16.2.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器

動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DynamicRAM），簡(jiǎn)稱動(dòng)態(tài)RAM或DRAM。動(dòng)態(tài)RAM的存儲(chǔ)矩陣由動(dòng)態(tài)MOS存儲(chǔ)單元組成，是利用MOS管的柵極電容來存儲(chǔ)信息的。

動(dòng)態(tài)MOS存儲(chǔ)單元有四管電路、三管電路和單管電路等。四管和三管電路比單管電路復(fù)雜，但外圍電路簡(jiǎn)單，一般容量在4K以下的RAM多采用四管或三管電路。1.四管動(dòng)態(tài)MOS存儲(chǔ)單元電路

四管動(dòng)態(tài)MOS存儲(chǔ)單元電路構(gòu)成：①

V1和V2為兩個(gè)N溝道增強(qiáng)型MOS管，它們的柵極和漏極交叉相連，信息以電荷的形式儲(chǔ)存在電容C1和C2上；③V5、V6

是同一列中各單元公用的預(yù)充管，φ是脈沖寬度為1μs而周期一般不大于2ms的預(yù)充電脈沖，CO1、CO2是位線上的分布電容，其容量比C1、C2大得多；④V7、V8管：列選通管，受列選線Y控制。②V3、V4管：行選通管，受行選線X控制；注意：由于柵極電容的容量很小，而漏電流又不可能絕對(duì)等于0，所以電荷保存的時(shí)間有限。為了避免存儲(chǔ)信息的丟失，必須定時(shí)地給電容補(bǔ)充漏掉的電荷。通常把這種操作稱為“刷新”或“再生”，因此DRAM內(nèi)部要有刷新控制電路，其操作也比靜態(tài)RAM復(fù)雜。2.單管動(dòng)態(tài)MOS存儲(chǔ)單元電路

由一個(gè)NMOS管和存儲(chǔ)電容器CS構(gòu)成,CO是位線上的分布電容(CO>>CS)。顯然，采用單管存儲(chǔ)單元的DRAM，其容量可以做得更大。單管動(dòng)態(tài)MOS存儲(chǔ)單元構(gòu)成：由于DRAM存儲(chǔ)單元的結(jié)構(gòu)能做得非常簡(jiǎn)單，所用元件少，功耗低，所以目前已成為大容量RAM的主流產(chǎn)品。其中單管為首選。SRAM和DRAM的區(qū)別：SRAM的特點(diǎn)是工作速度快，只要電源不撤除，寫入SRAM的信息就不會(huì)消失，不需要刷新電路，同時(shí)在讀出時(shí)不破壞原來存放的信息，一經(jīng)寫入可多次讀出，但集成度較低，功耗較大。SRAM一般用來作為計(jì)算機(jī)中的高速緩沖存儲(chǔ)器(Cache)。DRAM的每個(gè)存儲(chǔ)單元所需的場(chǎng)效應(yīng)管較少，集成度較高，功耗也較低，但缺點(diǎn)是保存在DRAM中的信息--場(chǎng)效應(yīng)管柵極分布電容里的信息隨著電容器的漏電而會(huì)逐漸消失，一般信息保存時(shí)間為2ms左右。為了保存DRAM中的信息，必須每隔1～2ms對(duì)其刷新一次。因此，采用DRAM的計(jì)算機(jī)必須配置動(dòng)態(tài)刷新電路，防止信息丟失。DRAM一般用作計(jì)算機(jī)中的主存儲(chǔ)器。6.3只讀存儲(chǔ)器ROM的特點(diǎn)是在正常工作狀態(tài)下只能從中讀取數(shù)據(jù)，不能快速隨時(shí)修改或重新寫入數(shù)據(jù)。其電路結(jié)構(gòu)簡(jiǎn)單，而且斷電后數(shù)據(jù)也不會(huì)丟失。缺點(diǎn)是只能用于存儲(chǔ)一些固定數(shù)據(jù)的場(chǎng)合。分類②可編程只讀存儲(chǔ)器（ProgrammableROM，PROM）③可擦可編程序只讀存儲(chǔ)器（ErasableProgrammableReadOnlyMemory，EPROM）⑤電可擦可編程只讀存儲(chǔ)器（ElectricallyErasableProgrammableReadOnlyMemory，EEPROM）⑥快閃存儲(chǔ)器（Flashmemory）①掩模只讀存儲(chǔ)器（maskRead-OnlyMemory，ROM）④一次可編程序只讀存儲(chǔ)器（OneTimeProgrammableReadOnlyMemory，OPTROM）1、掩模ROM

是一種只能讀取資料的內(nèi)存。在制造過程中，以特殊掩膜技術(shù)將數(shù)據(jù)燒錄于線路中，數(shù)據(jù)在寫入后就不能更改。此存儲(chǔ)器的制造成本較低，常用于批量大的數(shù)據(jù)固定的產(chǎn)品。2、PROMPROM的內(nèi)部有矩陣式排列的熔絲，視需要利用電流將其燒斷，寫入所需的數(shù)據(jù)，但僅能寫入一次。3、EPROMEPROM可利用高電壓將數(shù)據(jù)編程寫入，擦除時(shí)將線路曝光于紫外線下，則數(shù)據(jù)可被清空，并且可重復(fù)使用。通常在封裝外殼上會(huì)預(yù)留一個(gè)石英透明窗以方便曝光。4、OTPROM

一次編程只讀存儲(chǔ)器OTPROM的寫入原理同EPROM，但是為了節(jié)省成本，編程寫入之后就不再擦除，因此不設(shè)置透明窗。5、EEPROM

電子式可擦除可編程只讀存儲(chǔ)器EEPROM的工作原理類似EPROM，但是擦除的方式是使用高電場(chǎng)來完成，因此不需要透明窗。6、快閃存儲(chǔ)器

快閃存儲(chǔ)器（Flashmemory）的每一個(gè)記憶單元都具有一個(gè)“控制閘”與“浮動(dòng)閘”，利用高電場(chǎng)改變浮動(dòng)閘的臨限電壓即可進(jìn)行編程操作。ROM組成：與RAM相似，沒有讀/寫電路，因?yàn)樗蛔x不能寫。ROM組成框圖ROM電路結(jié)構(gòu)包含存儲(chǔ)矩陣、地址譯碼器和輸出緩沖器三個(gè)部分。a.存儲(chǔ)矩陣

存儲(chǔ)矩陣是由許多存儲(chǔ)單元排列而成。存儲(chǔ)單元可以是二極管、雙極型三極管或MOS管，每個(gè)單元能存放1位二值代碼（0或1)，而每一個(gè)或一組存儲(chǔ)單元有一個(gè)相應(yīng)的地址代碼。提高存儲(chǔ)器的帶負(fù)載能力；實(shí)現(xiàn)對(duì)輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線連接。將輸入的地址代碼譯成相應(yīng)的控制信號(hào)，利用該控制信號(hào)從存儲(chǔ)矩陣中將指定的單元取出，并把其中的數(shù)據(jù)送到輸出緩沖器。16×8的ROM矩陣字線16×8的ROM矩陣存儲(chǔ)單元位線存儲(chǔ)的數(shù)據(jù)為1存儲(chǔ)的數(shù)據(jù)為0字線位線二極管固定ROM舉例（1）電路組成：由二極管與門和或門構(gòu)成。與門陣列組成譯碼器，或門陣列構(gòu)成存儲(chǔ)陣列。（2）輸出信號(hào)表達(dá)式與門陣列輸出表達(dá)式：或門陣列輸出表達(dá)式：.............................ENDENENDDDEN.DDDD00112233輸出緩沖器位線WWW0123字線與門陣列（譯碼器）EN..1A（編碼器）....或0.1..A1.陣1CC門.1WV列..（3）ROM存儲(chǔ)內(nèi)容的真值表與門陣列輸出表達(dá)式：或門陣列輸出表達(dá)式：地址存儲(chǔ)內(nèi)容A1A0D3D2D1D0000110110101101001111110存儲(chǔ)器的容量：存儲(chǔ)器的容量=字?jǐn)?shù)（m）×字長(zhǎng)（n）二極管ROM點(diǎn)陣圖6.4存儲(chǔ)器的擴(kuò)展

當(dāng)使用一片ROM或RAM器件不能滿足對(duì)存儲(chǔ)容量的需求時(shí)，則需要將若干片ROM或RAM組合起來，構(gòu)成更大容量的存儲(chǔ)器。存儲(chǔ)容量的擴(kuò)展方式有：位擴(kuò)展方式、字?jǐn)U展方式及復(fù)合擴(kuò)展。6.4.1位擴(kuò)展

通常RAM芯片的字長(zhǎng)多設(shè)計(jì)成1位、4位、8位等，當(dāng)實(shí)際的存儲(chǔ)器系統(tǒng)的字長(zhǎng)超過RAM芯片的字長(zhǎng)時(shí)，需要對(duì)RAM實(shí)行位擴(kuò)展。位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)，即將RAM的地址線、R/W線和片選信號(hào)線對(duì)應(yīng)地并接在一起，而各個(gè)片子的輸入/輸出（I/O）作為字的各個(gè)位線。

所需的芯片數(shù)量為（1024×8）/（1024×4）=2片，地址總線為10根，數(shù)據(jù)總線為8根。【例1】把1024×4的RAM擴(kuò)展為1024×8的RAM。解：連線圖【例2】把1024×1的RAM芯片擴(kuò)展成1024×8的RAM。解：

所需的芯片數(shù)量為（1024×8）/（1024×1）=8片，地址總線為10根，數(shù)據(jù)總線為8根。連線圖6.4.2字?jǐn)U展

若每一片存儲(chǔ)器(ROM或RAM）的數(shù)據(jù)位數(shù)夠而字