模塊七時序邏輯電路課件

模塊七時序邏輯電路目錄

課題1寄存器課題2計(jì)數(shù)器課題3綜合實(shí)訓(xùn)項(xiàng)目：制作秒計(jì)數(shù)器下一頁返回課題1寄存器課題1寄存器學(xué)習(xí)目標(biāo)（1）了解寄存器的功能、基本構(gòu)成和常見類型。（2）了解典型集成移位寄存器的應(yīng)用。上一頁下一頁返回課題1寄存器前提知識 時序邏輯電路是這樣一種邏輯電路，他在任何時刻的穩(wěn)定輸出不僅取決于該時刻電路的輸入，而且還取決于電路過去的輸入所確定的電路狀態(tài)，即與輸入的歷史過程有關(guān)。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。上一頁下一頁返回基本概念具有存儲數(shù)碼或信息功能的邏輯電路稱寄存器。

寄存器最起碼具備以下4種功能：

1）清除數(shù)碼：將寄存器里的原有數(shù)碼清除。2）接收數(shù)碼：在接收脈沖作用下，將外輸入數(shù)碼存入寄存器中。3）存儲數(shù)碼：在沒有新的寫入脈沖來之前，寄存器能保存原有數(shù)碼不變。4）輸出數(shù)碼：在輸出脈沖作用下，才通過電路輸出數(shù)碼。返回下一頁課題1寄存器上一頁6．4．2數(shù)碼寄存器

上一頁返回下一頁課題1寄存器實(shí)現(xiàn)清零功能

脈沖上升沿到實(shí)現(xiàn)存入功能

輸出清零脈沖未到，觸發(fā)器輸出不變，實(shí)現(xiàn)寄存功能。

：存儲二進(jìn)制數(shù)碼的時序電路組件：存儲二進(jìn)制數(shù)碼的時序電路組件：存儲二進(jìn)制數(shù)碼的時序電路組件：存儲二進(jìn)制數(shù)碼的時序電路組件：存儲二進(jìn)制數(shù)碼的時序電路組件輸出脈沖到，實(shí)現(xiàn)數(shù)碼輸出功能，二進(jìn)制從寄存器中取出。數(shù)碼一次存入后，可以反復(fù)取出。這種數(shù)碼寄存器稱為并行輸入，并行輸出數(shù)碼寄存器不僅可以由Ｄ觸發(fā)器構(gòu)成，任何類型的觸發(fā)器只要將它們轉(zhuǎn)換成Ｄ觸發(fā)器都可以構(gòu)成寄存器。設(shè)移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼DI=１０１１，從高位到低位依次輸入。其狀態(tài)表如下：ＣＰ順序輸入輸出移位過程ＤＱ３Ｑ２Ｑ１Ｑ０00

清零11輸入第一個數(shù)碼20左移一位3`1左移二位41左移三位０１０１０００００００１００１０１０１１上一頁下一頁返回左移寄存器的時序圖：在4個移位脈沖作用下，輸入的4位串行數(shù)碼1０１１全部存入了寄存器中。這種輸入方式稱為串行輸入方式。課題1寄存器上一頁下一頁返回（2）右移寄存器右移寄存器的結(jié)構(gòu)特點(diǎn)：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。課題1寄存器上一頁下一頁返回課題1寄存器

３.環(huán)形脈沖分配器計(jì)數(shù)器

環(huán)形計(jì)數(shù)器的特點(diǎn)：它可以使一個矩形脈沖，按一定的順序在輸出端之間，輪流分配反復(fù)循環(huán)的輸出。

上一頁下一頁返回課題2計(jì)數(shù)器課題2計(jì)數(shù)器學(xué)習(xí)目標(biāo)（1）了解計(jì)數(shù)器的功能及計(jì)數(shù)器的類型。（2）掌握二進(jìn)制、十進(jìn)制等經(jīng)典型集成計(jì)數(shù)器的外特性及應(yīng)用。返回下一頁上一頁課題2計(jì)數(shù)器任務(wù)分析 計(jì)數(shù)器是一種應(yīng)用十分廣泛的時序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。返回下一頁上一頁課題2計(jì)數(shù)器統(tǒng)計(jì)輸入脈沖個數(shù)的功能稱為計(jì)數(shù)，具有計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。

按觸發(fā)方式分，計(jì)數(shù)器有異步和同步兩種按計(jì)數(shù)容量分，計(jì)數(shù)器有二進(jìn)制計(jì)數(shù)器和非二進(jìn)制計(jì)數(shù)器兩種。

按計(jì)數(shù)增減趨勢分，有加法計(jì)數(shù)器、減法計(jì)數(shù)器和即能加法又能減法的可逆計(jì)數(shù)器三種。上一頁下一頁返回6.5.1二進(jìn)制計(jì)數(shù)器

1.二進(jìn)制異步加法計(jì)數(shù)器（３位）

工作原理：4個JK觸發(fā)器都接成T’觸發(fā)器。

每來一個CP的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次；

每當(dāng)Q0由1變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；

每當(dāng)Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；課題2計(jì)數(shù)器上一頁下一頁返回課題2計(jì)數(shù)器1．二進(jìn)制同步加法計(jì)數(shù)器(4位）

各觸發(fā)器的驅(qū)動方程為

將驅(qū)動方程代入觸發(fā)器的特性方程：得狀態(tài)方程

上一頁下一頁返回脈沖個數(shù)

00000100012001030011401005010160110701118100091001101010111011121100131101141110151111160000上一頁下一頁課題2計(jì)數(shù)器課題2計(jì)數(shù)器圖所示是四位同步十進(jìn)制加法計(jì)數(shù)器，它是在四位同步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上改進(jìn)而來的。

激勵方程改動上一頁下一頁返回課題2計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器的時鐘輸入端為CP1，輸出端為Q0；五進(jìn)制計(jì)數(shù)器的時鐘輸入端為CP2，輸出端為Q1、Q2、Q3。74290包含一個獨(dú)立的1位二進(jìn)制計(jì)數(shù)器和一個獨(dú)立的異步五進(jìn)制計(jì)數(shù)器。如果將Q0與CP2相連，CP1作時鐘脈沖輸入端，Q0～Q3作輸出端，則為8421BCD碼十進(jìn)制計(jì)數(shù)器。74290引腳圖

74290功能表

上一頁下一頁返回7.2N進(jìn)制計(jì)數(shù)器1.復(fù)位法利用反饋復(fù)位使計(jì)數(shù)器清零從而跳過無效狀態(tài)構(gòu)成所需進(jìn)制計(jì)數(shù)器的方法，稱為復(fù)位法

例：用集成計(jì)數(shù)器74290組成的6進(jìn)制計(jì)數(shù)器。課題2計(jì)數(shù)器上一頁下一頁返回7.2N進(jìn)制計(jì)數(shù)器為了得到計(jì)數(shù)容量較大的計(jì)數(shù)器，可以將兩個以上的計(jì)數(shù)器串聯(lián)起來使用例如，把一個六進(jìn)制計(jì)數(shù)器和一個十進(jìn)制計(jì)數(shù)器串聯(lián)起來，就構(gòu)成了一個六十進(jìn)制計(jì)數(shù)器。2．級聯(lián)法用74290構(gòu)成的六十進(jìn)制計(jì)數(shù)器

課題2計(jì)數(shù)器上一頁下一頁返回課題3訓(xùn)練項(xiàng)目：秒信號發(fā)生器技能訓(xùn)練

訓(xùn)練項(xiàng)目：秒信號發(fā)生器技能目標(biāo)

1.掌握基本的手工焊接技術(shù)。 2.能熟練在萬能板上進(jìn)行合理布局布線。 3.掌握計(jì)數(shù)器的使用方法。 4.熟悉計(jì)數(shù)器的邏輯功能。返回下一頁上一頁課題3訓(xùn)練項(xiàng)目：秒信號發(fā)生器技能訓(xùn)練

1．電路原理圖及工作原理分析 秒信號產(chǎn)生是依靠50Hz220V交流電源，經(jīng)變壓器降壓過后由VD1-VD4全波整流成為100Hz的脈動信號。此脈動信號經(jīng)R2、R3分壓后，由VT5、VT6組成的施密特整形電路產(chǎn)生100Hz的矩形脈沖，輸入到IC1（CD4518）計(jì)數(shù)。從IC1的14腳輸出端得到1Hz的脈沖秒信號。此脈沖信號送VT3-VT7組成的聲光顯示電路。使訊響器HA每秒發(fā)出“嘟”的一聲報(bào)時聲，發(fā)光管VD6同步閃光顯示。返回下一頁上一頁課題3訓(xùn)練項(xiàng)目：秒信號發(fā)生器課題3訓(xùn)練項(xiàng)目：秒信號發(fā)生器2.裝配要求和方法 工藝流程：準(zhǔn)