數(shù)字電路第七章課件

存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列7.1只讀存儲(chǔ)器7.2隨機(jī)存取存儲(chǔ)器教學(xué)基本要求1.掌握半導(dǎo)體存儲(chǔ)器字、位、存儲(chǔ)容量、地址等基本概念。2.掌握RAM、ROM的工作原理及典型應(yīng)用。3.了解存儲(chǔ)器的存儲(chǔ)單元的組成及工作原理。4.了解CPLD、FPGA的結(jié)構(gòu)及實(shí)現(xiàn)邏輯功能的編程原理。概述半導(dǎo)體存儲(chǔ)器能存放大量二值信息的半導(dǎo)體器件。可編程邏輯器件是一種通用器件，其邏輯功能是由用戶通過(guò)對(duì)器件的編程來(lái)設(shè)定的。它具有集成度高、結(jié)構(gòu)靈活、處理速度快、可靠性高等優(yōu)點(diǎn)。存儲(chǔ)器的主要性能指標(biāo)取快速度——存儲(chǔ)時(shí)間短存儲(chǔ)數(shù)據(jù)量大——存儲(chǔ)容量大存儲(chǔ)器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(隨機(jī)存取存儲(chǔ)器):在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮?。存?chǔ)的數(shù)據(jù)必須有電源供應(yīng)才能保存,一旦掉電,數(shù)據(jù)全部丟失。ROM(只讀存儲(chǔ)器)：在正常工作狀態(tài)只能讀出信息。斷電后信息不會(huì)丟失，常用于存放固定信息（如程序、常數(shù)等）。固定ROM可編程ROMPROMEPROME2PROMSRAM(StaticRAM)：靜態(tài)RAMDRAM(DynamicRAM)：動(dòng)態(tài)RAM7.1只讀存儲(chǔ)器FlashMemory存儲(chǔ)容量（M)：存儲(chǔ)二值信息的總量。字?jǐn)?shù)：字的總量。字長(zhǎng)（位數(shù)）：表示一個(gè)信息的多位二進(jìn)制碼稱為一個(gè)字，字的位數(shù)稱為字長(zhǎng)。存儲(chǔ)容量（M)＝字?jǐn)?shù)×位數(shù)地址：每個(gè)字的編號(hào)。字?jǐn)?shù)=2n（n為存儲(chǔ)器外部地址線的線數(shù)）

只讀存儲(chǔ)器，工作時(shí)內(nèi)容只能讀出，不能隨時(shí)寫入，所以稱為只讀存儲(chǔ)器。(Read-OnlyMemory)ROM的分類按寫入情況劃分

固定ROM可編程ROMPROMEPROME2PROM按存儲(chǔ)單元中器件劃分

二極管ROM三極管ROMMOS管ROM7.1.1ROM的定義與基本結(jié)構(gòu)FlashMemory1）ROM（二極管PROM）結(jié)構(gòu)示意圖存儲(chǔ)矩陣位線字線輸出控制電路M=44地址譯碼器字線與位線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有二極管相當(dāng)存1，無(wú)二極管相當(dāng)存0。當(dāng)OE=1時(shí)輸出為高阻狀態(tài)000101111101111010001101地址A1A0D3D2D1D0內(nèi)容當(dāng)OE=0時(shí)字線存儲(chǔ)矩陣位線字線與位線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有MOS管相當(dāng)存0，無(wú)MOS管相當(dāng)存1。7.1.2二維譯碼該存儲(chǔ)器的容量=?

工作模式A16~A0VPPD7~D0讀00×Ai×數(shù)據(jù)輸出輸出無(wú)效×1×××高阻等待1××Ai×高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)輸出7.1.5ROM的讀操作與時(shí)序圖（2）加入有效的片選信號(hào)；（3）使輸出使能信號(hào)有效，經(jīng)過(guò)一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號(hào)或輸出使能信號(hào)無(wú)效，經(jīng)過(guò)一定延時(shí)后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲(chǔ)器的地址輸入端；（1）用于存儲(chǔ)固定的專用程序（2）利用ROM可實(shí)現(xiàn)查表或碼制變換等功能

查表功能—查某個(gè)角度的三角函數(shù)把變量值（角度）作為地址碼，其對(duì)應(yīng)的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱為“造表”。使用時(shí)，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱為“查表”。

碼制變換—把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲(chǔ)單元中的內(nèi)容即可。7.1.6ROM應(yīng)用舉例C(A4)I3I2I1I0(A3A2A1A0)二進(jìn)制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3I2I1I0(A3A2A1A0)格雷碼O3O2O1O0(D3D2D1D0)二進(jìn)制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路

7.2隨機(jī)存取存儲(chǔ)器（RAM）7.2.1靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)7.2.2同步靜態(tài)隨機(jī)存取存儲(chǔ)器（SSRAM）7.2.4存儲(chǔ)容量的擴(kuò)展7.2.3動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器——靜態(tài)存儲(chǔ)單元

T8T7VDD

VGG

T6T1

T4

T2

T5T3

Yj

(列選擇線)

Xi

(行選擇線)

數(shù)據(jù)線

數(shù)據(jù)線

DD位線

B

位線

B存儲(chǔ)單元

靜態(tài)RAM存儲(chǔ)單元（SRAM）--以六管靜態(tài)存儲(chǔ)單元為例基本RS觸發(fā)器控制位線與數(shù)據(jù)線的通斷Xi

=0，T5、T6截止，觸發(fā)器與位線隔離T1-T6構(gòu)成一個(gè)存儲(chǔ)單元。T1、T2、T3、T4構(gòu)成基本RS觸發(fā)器2.RAM存儲(chǔ)單元控制該單元與位線的通斷來(lái)自行地址譯碼器的輸出

T8T7VDD

VGG

T6T1

T4

T2

T5T3

Yj

(列選擇線)

Xi

(行選擇線)

數(shù)據(jù)線

數(shù)據(jù)線

DD位線

B

位線

B存儲(chǔ)單元

Xi

=1，T5、T6導(dǎo)通，觸發(fā)器與位線連通Yj

=1，T7

、T8均導(dǎo)通，觸發(fā)器的輸出與數(shù)據(jù)線接通，該單元數(shù)據(jù)可傳送來(lái)自列地址譯碼器的輸出缺點(diǎn)：靜態(tài)RAM存儲(chǔ)單元用管子數(shù)目多，功耗大，集成度有限T1-T6構(gòu)成一個(gè)存儲(chǔ)單元。T3、T4為負(fù)載，T1、T2為基本RS觸發(fā)器2.RAM存儲(chǔ)單元——靜態(tài)存儲(chǔ)單元（a）（b）

3.SRAM的讀寫操作及時(shí)序圖讀操作時(shí)序圖

1.DRAM存儲(chǔ)單元

T

存儲(chǔ)單元T導(dǎo)通，電容器C與位線B連通輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線寫入存儲(chǔ)單元DI為1，電容器充電，1寫入電容C;DI為0，電容器放電，0寫入電容C;

-

刷新R行選線X讀/寫輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B7.2.3動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器寫操作：X=1輸出緩沖器/靈敏放大器被選通，C中存儲(chǔ)的數(shù)據(jù)通過(guò)位線和緩沖器輸出

T

/

刷新R行選線X輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B每次讀出后，必須及時(shí)對(duì)讀出單元刷新，即此時(shí)刷新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對(duì)電容器C進(jìn)行刷新。1.DRAM存儲(chǔ)單元7.2.3動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器讀操作：X=1T導(dǎo)通，電容器C與位線B連通1.字長(zhǎng)（位數(shù)）的擴(kuò)展D0D1

D2

D3

D12D13D14D15

例1用4K×4位的RAM擴(kuò)展為4K×16位的RAM···

CS┇

A11

A0

···

R/W

R/W

CSA0

A11

4K×4位（1）I/O0I/O1I/O2I/O3

R/W

CSA0

A11

4K×4位（4）I/O0I/O1I/O2I/O3

···

···

┇

┇

位擴(kuò)展可以用多片芯片并聯(lián)的方式來(lái)實(shí)現(xiàn)。即地址線、讀/寫線、片選信號(hào)對(duì)應(yīng)并聯(lián)，各芯片的I/O口作為整個(gè)RAM輸入/出數(shù)據(jù)端的一位。7.2.4存儲(chǔ)器容量的擴(kuò)展(I)(II)(III)(IV)芯片74139有效輸出端A14A13IY000IIY101IIIY210IVY311例2

將8K×8位的RAM擴(kuò)展為32K×8位的RAM

2.字?jǐn)?shù)