時(shí)序邏輯電路14課件

第14章時(shí)序邏輯電路本章學(xué)習(xí)目標(biāo)14.1時(shí)序邏輯電路概述14.2寄存器14.3計(jì)數(shù)器14.4計(jì)數(shù)譯碼顯示電路本章小結(jié)本章學(xué)習(xí)目標(biāo)理解時(shí)序邏輯電路的概念及分類。掌握寄存器的功能、電路組成及工作原理。清楚環(huán)形脈沖分配器的電路構(gòu)成和工作原理。理解計(jì)數(shù)器的功能，了解二進(jìn)制加法計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器電路組成及工作原理。清楚七段數(shù)碼顯示原理，掌握計(jì)數(shù)、譯碼、顯示電路的組成。14.1時(shí)序邏輯電路概述14.1.1時(shí)序邏輯電路的概念14.2寄存器14.2.1并行輸入、并行輸出寄存器14.2.2移位寄存器14.2.3環(huán)形脈沖分配器寄存器的功能：存儲(chǔ)數(shù)碼或信息。寄存器的組成：觸發(fā)器，1個(gè)觸發(fā)器能存放1位二進(jìn)制數(shù)碼，幾個(gè)觸發(fā)器可存放幾位數(shù)碼；具備控制作用的門(mén)電路，以達(dá)到寄存器能按照寄存指令，存儲(chǔ)輸入的數(shù)碼或信息。14.2.1并行輸入、并行輸出寄存器Q0~Q3是寄存器并行的輸出端，輸出4位二進(jìn)制數(shù)碼。4位數(shù)碼寄存器4個(gè)觸發(fā)器的時(shí)鐘輸入端連在一起，受時(shí)鐘脈沖的同步控制；D0~D3是寄存器并行的數(shù)據(jù)輸入端，輸入4位二進(jìn)制數(shù)；14.2.2移位寄存器在實(shí)際應(yīng)用中，經(jīng)常要求寄存器中數(shù)碼能逐位向左或向右移動(dòng)。一、單向移位寄存器1．右移寄存器各觸發(fā)器的輸出端

Q與右鄰觸發(fā)器D端相連；各CP脈沖輸入端并聯(lián)；各清零端并聯(lián)。

工作過(guò)程：

寄存器初始狀態(tài)Q0Q1Q2Q3=0000，D0D1D2D3=0000，輸入數(shù)據(jù)為1010；第1個(gè)CP上升沿出現(xiàn)時(shí)：Q0Q1Q2Q3=0000，D0D1D2D3=1000第2個(gè)CP上升沿出現(xiàn)時(shí)：Q0Q1Q2Q3=1000，D0D1D2D3=0100第3個(gè)CP上升沿出現(xiàn)時(shí)：Q0Q1Q2Q3=0100，D0D1D2D3=1010第4個(gè)CP上升沿出現(xiàn)時(shí)：Q0Q1Q2Q3=1010第1個(gè)CP上升沿出現(xiàn)前：Q3Q2Q1Q0=0000，D3D2D1D0=00002．左移寄存器各觸發(fā)器的輸出端Q與左鄰觸發(fā)器D端相連；各CP脈沖輸入端并聯(lián)；各清零端并聯(lián)。

工作過(guò)程：寄存器初始狀態(tài)Q0Q1Q2Q3=0000，輸入數(shù)據(jù)為1010；第1個(gè)CP上升沿出現(xiàn)前：Q3Q2Q1Q0=0000，D3D2D1D0=0001第1個(gè)CP上升沿出現(xiàn)時(shí)：Q3

Q2Q1Q0=0001，D3D2D1D0=0010第2個(gè)CP上升沿出現(xiàn)時(shí)：Q3Q2Q1Q0=0010，D3D2D1D0=0101第3個(gè)CP上升沿出現(xiàn)時(shí)：Q3Q2Q1Q0=0101，D3D2D1D0=1010第4個(gè)CP上升沿出現(xiàn)時(shí)：Q3Q2Q1Q0=1010二、雙向移位寄存器74LS1944位雙向通用寄存器。

M1、M0為工作方式控制端，取值不同，工作方式不同。工作時(shí)，應(yīng)在電源Vcc和地之間接入一只0.1μF的旁路電容。與CT74LS194相容的組件有CC40194和C422等。CT74LS194功能表

M1M0功能0xx清零100保持101右移110左移111并行輸入14.2.3環(huán)形脈沖分配環(huán)形脈沖分配器：使一個(gè)矩形脈沖，按一定的順序在輸出端Q0~Q3之間，輪流分配反復(fù)循環(huán)輸出的電路。1．電路把輸出端Q3接至右移輸入端DSR，使DSR=Q3；。2．工作原理初始時(shí)，M1M0=11，寄存器處于并行輸入工作方式；D0D1D2D3=1000；輸入CP脈沖，在脈沖上升沿出現(xiàn)時(shí)，輸出端輸出Q0Q1Q2Q3=1000。3．狀態(tài)表環(huán)形脈沖分配器狀態(tài)表CPM1M0DSR（Q3）Q0Q1Q2Q3循環(huán)011000101000101010020100103010001401100014.3計(jì)數(shù)器14.3.1二進(jìn)制計(jì)數(shù)器14.3.2十進(jìn)制計(jì)數(shù)器在數(shù)字系統(tǒng)中，對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)是常見(jiàn)的問(wèn)題，用計(jì)數(shù)器便可解決。計(jì)數(shù)器：具有計(jì)數(shù)功能的電路。14.3.1二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器是各種類型計(jì)數(shù)器的基礎(chǔ)。一、二進(jìn)制加法計(jì)數(shù)器1．異步二進(jìn)制加法計(jì)數(shù)器電路如圖所示。低位觸發(fā)器的Q端接至高位觸發(fā)器CP端。動(dòng)畫(huà)異步二進(jìn)制加法計(jì)數(shù)器2．同步二進(jìn)制加法計(jì)數(shù)器

電路：每個(gè)觸發(fā)器的狀態(tài)轉(zhuǎn)換均與輸入脈沖同步，因此計(jì)數(shù)速度較快。

工作原理：在計(jì)數(shù)脈沖輸入時(shí)，各觸發(fā)器在J、K都為0時(shí)，輸出狀態(tài)不變；J、K都為1時(shí)，每輸入一個(gè)脈沖，輸出狀態(tài)改變一次。因此，得到各觸發(fā)器的邏輯關(guān)系如下表：4位同步二進(jìn)制加法計(jì)數(shù)器的邏輯關(guān)系二、同步二進(jìn)制可逆計(jì)數(shù)器實(shí)用的同步二進(jìn)制計(jì)數(shù)器廣泛采用中規(guī)模集成計(jì)數(shù)器。例如SN74193同步4位二進(jìn)制可逆集成計(jì)數(shù)器。管腳說(shuō)明：A、B、C、D為數(shù)據(jù)輸入端；QA、、QB、、QC、QD是數(shù)碼輸出端；CP+和CP-分別為加法與減法計(jì)數(shù)脈沖輸入端；CR為置0端，LD為置數(shù)控制端。功能說(shuō)明：當(dāng)LD=1時(shí)，若計(jì)數(shù)脈沖從CP+端輸入則進(jìn)行加法計(jì)數(shù)；若計(jì)數(shù)脈沖從CP-端輸入則進(jìn)行減法計(jì)數(shù)。當(dāng)CR=1時(shí)，計(jì)數(shù)器置零。當(dāng)CR=0時(shí)，計(jì)數(shù)器輸出狀態(tài)與LD、CP+

與CP-

有關(guān)。當(dāng)LD=0時(shí)，QA、QB、QC、QD由輸入數(shù)據(jù)A、B、C、D直接控制，達(dá)到預(yù)置數(shù)碼之目的。14.3.2十進(jìn)制計(jì)數(shù)器一、十進(jìn)制的編碼用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的方法，稱為二-十進(jìn)制編碼，簡(jiǎn)稱BCD碼。8421BCD碼是最常用也是最簡(jiǎn)單的一種十進(jìn)制編碼。二、十進(jìn)制加法計(jì)數(shù)器1．工作原理先置Q3Q2Q1Q0=0000；第1個(gè)脈沖出現(xiàn)時(shí)，Q3Q2Q1Q0=0001；第2個(gè)脈沖出現(xiàn)時(shí)，Q3Q2Q1Q0=0010；···；第8個(gè)脈沖出現(xiàn)時(shí)，Q3Q2Q1Q0=1000；第9個(gè)脈沖出現(xiàn)時(shí)，Q3Q2Q1Q0=1001；第10個(gè)脈沖出現(xiàn)時(shí)，Q3Q2Q1Q0=0000，Q3輸出進(jìn)位脈沖，完成計(jì)數(shù)過(guò)程。2．常用芯片介紹目前二-十進(jìn)制的集成計(jì)數(shù)器應(yīng)用較多，如SN7490A兼有二進(jìn)制、五進(jìn)制和十進(jìn)制三種計(jì)數(shù)功能。當(dāng)十進(jìn)制計(jì)數(shù)時(shí)，又有8421BCD碼和5421BCD碼選用功能。管腳排列SN7490A功能表置0、置9和計(jì)數(shù)選擇若R0(1)=R0(2)=1且S9(1)或S9(2)中任一端為0，則計(jì)數(shù)器清零；若S9(1)=S9(2)=1，8421碼連接時(shí)QDQCQBQA=1001，計(jì)數(shù)器置9；若按功能表最下面4行任一行取值時(shí)，則進(jìn)入計(jì)數(shù)工作狀態(tài)。電源電壓4.5~5.5V，通常VCC=5V。14.4計(jì)數(shù)譯碼顯示電路14.4.1七段數(shù)碼顯示器14.4.2分段顯示譯碼電路14.4.3計(jì)數(shù)譯碼顯示電路的組合14.4.1七段數(shù)碼顯示器作用：把計(jì)數(shù)器的輸出狀態(tài)，翻譯成人們習(xí)慣的十進(jìn)制數(shù)碼的字形，直觀的顯示出來(lái)。分類：按顯示器發(fā)光段數(shù)分為七段顯示或八端顯示；按顯示器所用發(fā)光材料分為熒光數(shù)碼管、半導(dǎo)體數(shù)碼管及液晶顯示器。譯碼顯示電路七段數(shù)碼顯示器七段發(fā)光線段分別用a、b、c、d、e、f、g七個(gè)小寫(xiě)字母表示。

七段顯示組合與數(shù)字對(duì)照表段數(shù)abcdefg01111110101100002110110131111001401100115101101161011111711100008111111191111011LED數(shù)碼管LED優(yōu)點(diǎn)：亮度高、字形清晰，工作電壓低(1.5~3V)、體積小、可靠性高、壽命長(zhǎng)，響應(yīng)速度極快。半導(dǎo)體數(shù)碼管又稱LED數(shù)碼管，是一種廣泛使用的顯示器件。LED有兩種：共陽(yáng)極型和共陰極型液晶分段數(shù)碼顯示器——利用液態(tài)晶體的光學(xué)特性做成的顯示器優(yōu)點(diǎn)：工作電壓低、耗電省和成本低廉等。14.4.2分段顯示譯碼電路以七段數(shù)碼管為例，分段數(shù)碼顯示器譯碼電路原理七段譯碼器輸入輸出關(guān)系SN7449是集成七段字形譯碼器14.4.3計(jì)數(shù)譯碼顯示電路的組合由SN7490A(計(jì)數(shù)器)、SN7449(七段譯碼器)、BS205(共陰極七段數(shù)碼管)連接組成1位十進(jìn)制數(shù)的計(jì)數(shù)譯碼顯示電路。本章小結(jié)一、時(shí)序邏輯電路時(shí)序邏輯電路是數(shù)字電路的重要組成部分。邏輯特點(diǎn)：電路的輸出狀態(tài)不僅與同一時(shí)刻的輸入狀態(tài)有關(guān)而且與電路原有狀態(tài)有關(guān)。結(jié)構(gòu)特點(diǎn)：具有控制作用的邏輯門(mén)電路和具有記憶作用的觸發(fā)器兩部分組成。

二、寄存器寄存器是具有存儲(chǔ)數(shù)碼或信息功能的邏輯電路。并行輸入、并行輸出寄存器：采用并行輸入、并行輸出的方式存儲(chǔ)數(shù)碼。移位寄存器：不僅能存放數(shù)碼組成的數(shù)據(jù)，而且能將數(shù)碼所在的高位或低位狀態(tài)進(jìn)行移位(左移、右移和雙向移位)。三、計(jì)數(shù)器2．分段顯示譯碼電路計(jì)數(shù)器是對(duì)脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)，具有計(jì)數(shù)功能的電路。1．二進(jìn)制計(jì)數(shù)器?異步加法計(jì)數(shù)器?同步加法計(jì)數(shù)器?同步可逆計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器四、計(jì)數(shù)譯碼顯示電路1．七段數(shù)碼顯示器本章重點(diǎn)了解時(shí)序邏輯電路的特點(diǎn)及分類。理解寄存器、移位寄存器的組成及工作原理，了解中規(guī)模集成移位寄存器及應(yīng)用。掌握二進(jìn)制、十進(jìn)制及其相互轉(zhuǎn)換，了解