白底 9第9章MOS場效應(yīng)晶體管課件

第九章MOS場效應(yīng)晶體管9-1，MOS管基本原理9-2，MOS管的電學參數(shù)1閾值電壓9-3，電流方程9-4，其他電學參數(shù)前言，1第九章Mos場效應(yīng)晶體管原理參考書：雙極型與MOS半導體器件原理黃均鼎湯庭鰲編著 復旦大學出版社晶體管原理半導體器件電子學（英文版）美國，R.M.Warner,電子工業(yè)出版社前言，29-1

MOS晶體管工作原理

9-1-1MOS晶體管的結(jié)構(gòu)特點和基本原理9-1-2MOS晶體管的閾值電壓分析9-1-3MOS晶體管的電流方程9-1-4MOS晶體管的瞬態(tài)特性2000-9-203VLSICAD,CHP.09-1-1

MOS晶體管的基本結(jié)構(gòu)MOS晶體管---MOSFET,金屬-氧化物-半導體場效應(yīng)晶體管基本結(jié)構(gòu)：源區(qū)，漏區(qū)，溝道區(qū),圖1-1-2，圖1-1-1,主要結(jié)構(gòu)參數(shù)：溝道長度（1-1-2,柵極圖形溝道長度poly,實際溝道長度S-D）溝道寬度W (1-1-3,W=W1+W2+W3)柵氧化層厚度tox源漏區(qū)結(jié)深Xj（見圖1-1-1）2000-9-205VLSICAD,CHP.09-1-2MOS管基本工作原理

工作原理--柵壓控制器件(1-1-4能帶圖)Vgs=0，截止0<Vgs<Vt，截止（溝道表面耗盡、弱反型）Vgs>Vt（圖1-3-3）開啟

情況1：Vds=0

情況2：

Vds>0轉(zhuǎn)移特性曲線（圖1-1-5，漏級電流，柵壓，漏壓，閾值電壓）輸出特性曲線---I-V曲線（圖1-1-6，截止區(qū)，線性區(qū)，飽和區(qū)，擊穿區(qū)）問題：為什么MOS晶體管也叫單極晶體管？

2000-9-206VLSICAD,CHP.09-1-3MOS晶體管的分類

按導電類型：NMOS管：

N溝道

MOS晶體管PMOS管：

P溝道

MOS晶體管按工作機制分：增強型器件：（也叫常截止器件）耗盡型器件：（也叫常導通器件）圖1-1-92000-9-207VLSICAD,CHP.09-2MOS管的閾值電壓分析

閾值電壓定義：使溝道區(qū)源端半導體表面達到強反型所需要的柵壓。閾值電壓Vt：決定MOS管狀態(tài)的關(guān)鍵。Vgs<Vt：截止態(tài)；Vgs>Vt：導通態(tài)。

2000-9-209VLSICAD,CHP.09-2-1影響閾值電壓的因素

定義：Vt=Vgs

|表面強反型時表達式：Vt=VFB+2фF-QBm/Cox

電壓降在平帶電壓，強反型電壓，柵氧化層計算：將公式1-1-3到1-2-8代入上式2000-9-2010VLSICAD,CHP.02000-9-2011VLSICAD,CHP.09-2-2體效應(yīng)對閾值電壓的影響Vbs不是0時，產(chǎn)生體效應(yīng)。例：對nmos管Vbs<0，源和漏PN結(jié)反偏--

QBm增加--閾值電壓增加計算：公式1-2-11和1-2-13（下頁）理論結(jié)果：

Vbs增加，則閾值電壓增加襯底濃度增加，則閾值電壓增加實驗結(jié)果：圖1-2-12000-9-2013VLSICAD,CHP.0體效應(yīng)公式2000-9-2014VLSICAD,CHP.09-2-3離子注入調(diào)節(jié)閾值電壓例1：增強型器件要高的閾值電壓高的閾值電壓用高的襯底摻雜完成，但擊穿電壓低、結(jié)電容大、體校應(yīng)系數(shù)大。做法：離子注入產(chǎn)生局部高的襯底濃度，注入和襯底相同類型的雜質(zhì)。例2：耗盡型器件要低或相反的閾值電壓做法：離子注入和襯底相反類型的雜質(zhì)，以便形成原始溝道。2000-9-2015VLSICAD,CHP.09-2-4短、窄溝道效應(yīng)對閾值電壓的影響2窄溝道效應(yīng)現(xiàn)象：圖1-1-9,W方向，電場的邊緣效應(yīng)使W增加分析：耗盡層體積增加--使柵壓控制的耗盡層電荷增加--使閾值電壓增加公式：1-2-30其它場區(qū)注入使Vt增加漏感應(yīng)勢壘降低效應(yīng)使Vt下降綜合公式：1-2-312000-9-2017VLSICAD,CHP.09-3電流方程四端器件圖（1-3-1）2維電場（1-3-2）推導近似方程推導和結(jié)果（式1-3-9）導電因子（式1-3-8）溝道區(qū)夾斷現(xiàn)象(圖1-3-3)2000-9-2018VLSICAD,CHP.0四端MOS器件2000-9-2019VLSICAD,CHP.0簡單方程2000-9-2021VLSICAD,CHP.0夾斷現(xiàn)象2000-9-2022VLSICAD,CHP.09-3-3飽和區(qū)溝道長度調(diào)制效應(yīng)現(xiàn)象：圖1-3-9，實際I—V特性飽和區(qū)電流不飽和原因：圖1-3-8對電流方程的修正：在下式中2000-9-2023VLSICAD,CHP.09-4MOS晶體管的瞬態(tài)特性9-4-1MOS晶體管的本征電容定義：由溝道區(qū)內(nèi)的耗盡層電荷和反型層電荷隨外電壓變化引起的電容。9-4-2MOS晶體管的寄生電容源漏區(qū)PN結(jié)電容：CjSB、CjDB，圖1-4-6覆蓋電容：CGS、CGD,圖1-4-9,CGB,圖1-4-9,9-4-3MOS晶體管瞬態(tài)分析的等效電路*大信號瞬態(tài)模型：圖1-4-10簡化模型：圖1-4-119-4-4MOS晶體管的本征頻率*本征頻率fM

,是晶體管的最高工作頻率結(jié)論：頻率和溝道長度的平方成反比：L下降，速度提高。2000-9-2025VLSICAD,CHP.09-4-本征電容，源漏區(qū)結(jié)電容2000-9-2026VLSICAD,CHP.09-4-覆蓋電容2000-9-2027VLSICAD,CHP.09-5MOS晶體管的其它電學參數(shù)1閾值電壓VT漏極電流ID工作速度跨導溝道電阻其它2000-9-2029VLSICAD,CHP.09-5MOS晶體管的其它電學參數(shù)2工作速度切換時間：電子從源到漏的所需要的時間公式：τ=L2/(μ*VDS)

跨導Gm=(dIDS

/dVGS)|VDS不變

圖1-1-5溝道電導Gd=(dIDS

/dVDS)|VGS不變圖1-1-62000-9-2030VLSICAD,CHP.09-5MOS晶體管的其它電學參數(shù)2導電因子、增益因子導電因子K因子、本征導電因子K’結(jié)論：導電因子由工藝參數(shù)K’和設(shè)計參數(shù)W/L決定。2000-9-2031VLSICAD,CHP.0第九章小結(jié)MOS晶體管的結(jié)構(gòu)特點和基本原理MOS晶體管的閾值