注冊電氣工程師資格考試數(shù)字電子技術(shù)學(xué)習(xí)資料觸發(fā)器與時序邏輯電路

3.0概述3.1觸發(fā)器3.2寄存器3.4時序邏輯電路的分析與設(shè)計3.3計數(shù)器3.5常用時序模塊及其應(yīng)用

觸發(fā)器與時序邏輯電路相關(guān)知識回顧組合電路：不含記憶元件無反饋輸出與原來狀態(tài)無關(guān)。復(fù)習(xí)二、觸發(fā)器特點：三、觸發(fā)器分類：能夠存儲一位二進制信息的基本單元。1.有兩個能夠保持的穩(wěn)定狀態(tài)，分別用來表示邏輯0和邏輯1。2.在適當輸入信號作用下，可從一種狀態(tài)翻轉(zhuǎn)到另一種狀態(tài)；在輸入信號取消后，能將獲得的新狀態(tài)保存下來。按觸發(fā)方式分：電位觸發(fā)方式、主從觸發(fā)方式及邊沿觸發(fā)方式。按邏輯功能分：R-S觸發(fā)器、D觸發(fā)器、J-K觸發(fā)器和T觸發(fā)器。一、觸發(fā)器概述基礎(chǔ)知識

3.1觸發(fā)器

3.1.1RS觸發(fā)器3.1.2JK觸發(fā)器New！3.1.3D觸發(fā)器3.1.4觸發(fā)器的相互轉(zhuǎn)換

3.1.1RS

觸發(fā)器

基礎(chǔ)知識★基本RS觸發(fā)器★鐘控RS觸發(fā)器★主從RS觸發(fā)器基本RS觸發(fā)器11101101一、電路圖與邏輯符號（2）由兩個“與非”門構(gòu)成的R-S觸發(fā)器電路圖RD=1，SD=1，Q=0：=1兩個穩(wěn)定狀態(tài)：RD=1，SD=1，Q=1：=0RD，SD：輸入RD、SD為1輸出不變（1）邏輯符號；Q，：輸出10真值表

RD

SD Q 0 1 0 1 1 0 1 0 0 0不定（Ф）

1 1 不變 0001100111二、真值表RD=0，SD=1：=1，Q=0RD=1，SD=0：=0，Q=1RD=1，SD=1：、Q（不變）RD=0，SD=0：=Q=1，不穩(wěn)定RD、SD同時變?yōu)?時，輸出不穩(wěn)定。RD：置零或復(fù)位端（低電平置零，邏輯符號上用小圓圈表示。）：觸發(fā)器非端或0端真值表

RD

SD Q 0 1 0 1 1 0 1 0 0 0不定（Ф）

1 1 不變 SD：置1或置位端（低電平置１）Q：觸發(fā)器原端或1端狀態(tài)轉(zhuǎn)換真值表及特征方程

狀態(tài)轉(zhuǎn)換真值表

RD SD Qn Qn+1

0 0 0 Ф 0 0 1 Ф 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 約束條件，不能同時為零?？ㄖZ圖特征方程Qn

：原狀態(tài)或現(xiàn)態(tài)Qn+1：新狀態(tài)或次態(tài)

狀態(tài)轉(zhuǎn)換真值表：輸入信號與原態(tài)、次態(tài)之間的關(guān)系。鐘控RS

觸發(fā)器：CP=0：狀態(tài)不變增加一個控制輸入端，在其控制下，觸發(fā)器的狀態(tài)隨數(shù)據(jù)輸入變化。S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：非法輸入

控制數(shù)據(jù)輸入端R、S通過“非”門作用于基本RS觸發(fā)器。CP=1：

基本RS觸發(fā)器輸入端均為1基礎(chǔ)知識真值表特征方程R S

Qn+1

0 0 Qn

0 1 1 1 0 0 1 1 ×

鐘控RS觸發(fā)器真值表

約束條件：RS不能同時為1基礎(chǔ)知識CP=1時，輸出將隨數(shù)據(jù)輸入而改變。

CP與R、S在“輸入”之意義上有何本質(zhì)的區(qū)別？鐘控RS觸發(fā)器邏輯功能波形圖應(yīng)用基礎(chǔ)？思考？！討論！有什么辦法使時鐘的作用更有效些？采用主從結(jié)構(gòu)或者說使電路的工作更規(guī)范些？或者邊沿觸發(fā)形式基礎(chǔ)知識主從RS

觸發(fā)器：從觸發(fā)器主觸發(fā)器

3.1.2JK

觸發(fā)器

基礎(chǔ)知識★主從JK觸發(fā)器的結(jié)構(gòu)★狀態(tài)圖與特征方程★計數(shù)應(yīng)用★邊沿JK觸發(fā)器主從JK觸發(fā)器的結(jié)構(gòu)邏輯符號Ｊ、Ｋ：輸入ＲＤ、ＳＤ：直接復(fù)位、置位端（因不受ＣＰ限制，也稱為異步置０、置１端）ＣＰ：時鐘控制輸入基礎(chǔ)知識Ｑ、：輸出端主觸發(fā)器從觸發(fā)器真值表

K J

Qn+1

0 0 Qn

1 0 0 0 1 1 1 1 主從JK

觸發(fā)器的結(jié)構(gòu)由兩個鐘控ＲＳ觸發(fā)器構(gòu)成Ｋ與Ｒ對應(yīng)，Ｊ與Ｓ對應(yīng)。CP=0：從觸發(fā)器接受主觸發(fā)器狀態(tài)并翻轉(zhuǎn)穩(wěn)定CP=1:主觸發(fā)器接受激勵信號并翻轉(zhuǎn)穩(wěn)定基礎(chǔ)知識真值表

K J Qn+1

0 0 Qn

1 0 0 0 1 1 1 1 狀態(tài)轉(zhuǎn)換圖與特征方程狀態(tài)轉(zhuǎn)換真值表

Qn

Qn+1

JK

0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 01狀態(tài)0狀態(tài)1J=0K=K=0J=J=1K=K=1J=狀態(tài)轉(zhuǎn)換圖特征方程

狀態(tài)轉(zhuǎn)換真值表

QnQn+1

J K

0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 基礎(chǔ)知識JK觸發(fā)器對激勵信號的要求習(xí)題：說明什么是主從JK觸發(fā)器的“一次性變化”。應(yīng)用基礎(chǔ)JK觸發(fā)器的計數(shù)應(yīng)用令Ｊ=Ｋ=T，稱為Ｔ觸發(fā)器。真值表

K J Qn+1

0 0 Qn

1 0 0 0 1 1 1 1

真值表

T Qn+1

0 Qn

1 基本應(yīng)用

激勵表

Qn Qn+1

T

0 0 0 0 1 1 1 0 1 1 1 0 狀態(tài)轉(zhuǎn)換圖特征方程工程應(yīng)用特別地，當T=1時討論：這是什么功能？邊沿JK觸發(fā)器自學(xué)返回基礎(chǔ)知識D

觸發(fā)器主從觸發(fā)器：CP=1,若J、K變化，觸發(fā)器的狀態(tài)可能發(fā)生錯誤。邊沿D觸發(fā)器D：輸入ＲＤ、ＳＤ：異步置０、置１Ｑ、：輸出ＣＰ：時鐘控制，上升沿觸發(fā)邊沿觸發(fā)器：上升沿或下降沿觸發(fā)，激勵信號在觸發(fā)時間的前后幾個延遲時間內(nèi)保持不變，便可以穩(wěn)定地根據(jù)激勵輸入翻轉(zhuǎn)?；A(chǔ)知識０１１１１０１００１１１００１Ｄ＝１，Ｑ＝０，ＣＰ上升沿：Ｑ＝１Ｄ＝１，Ｑ＝1Ｄ＝０，Ｑ＝0Ｄ＝０，Ｑ＝1自己分析

Qn+1=D

真值表D Qn+1

0 0 1 1

激勵表

Qn Qn+1

D

0 0 0 0 1 1 1 0 0 1 1 1 狀態(tài)轉(zhuǎn)換圖狀態(tài)方程基礎(chǔ)知識觸發(fā)器的應(yīng)用移位寄存器：數(shù)碼1數(shù)碼1數(shù)碼2數(shù)碼1數(shù)碼3數(shù)碼2數(shù)碼1數(shù)碼4數(shù)碼3數(shù)碼2基本應(yīng)用計數(shù)：D與狀態(tài)非連接，Q在CP上升沿翻轉(zhuǎn)。CP2與D1相連，Q2在Q1下降沿翻轉(zhuǎn)。ＪＫ→Ｄ：ＪＫ-FF特征方程：Ｄ-FF特征方程：Ｊ＝Ｄ比較得：Ｄ→ＪＫ：

3.1.4觸發(fā)器的相互轉(zhuǎn)換應(yīng)用基礎(chǔ)＝Ｄ★鐘控RS-FF★JK-FF★D-FFQn+1=D★T

’-FF★基本RS-FFQn+1=Qn觸發(fā)器小結(jié)請集中精力！

3.2寄存器

3.2.0概述New！3.2.2移位寄存器3.2.1鎖存器

3.2.0寄存器概述

基礎(chǔ)知識寄存器的功能：存放二進制數(shù)碼。寄存器分類：思考：這與“存儲器”有何不同？代碼寄存器鎖存器移位寄存器基本應(yīng)用3.2.1鎖存器功能：在控制信號作用下，將信息“鎖”在觸發(fā)器里。D0···D7Q0···Q774LS373OEG工程應(yīng)用鎖存器的應(yīng)用D0···D7Q0···Q774LS373OEG3.2.2移位寄存器基礎(chǔ)知識功能：在時鐘信號作用下，數(shù)碼在各個觸發(fā)器中按一定規(guī)律移動。單向移位雙向移位并聯(lián)輸出串聯(lián)輸出同步清除異步清除并聯(lián)輸入串聯(lián)輸入（預(yù)置）移位寄存器基本應(yīng)用分析電路基本應(yīng)用

在圖示電路中，設(shè)現(xiàn)態(tài)Q1Q2Q3Q4=1000，分析

答案：0001經(jīng)過三個脈沖作用后，Q1Q2Q3Q4的狀態(tài)。分析電路基本應(yīng)用

在圖示電路中，設(shè)現(xiàn)態(tài)Q1Q2Q3=000，分析經(jīng)5

答案：001個脈沖作用后，Q1Q2Q3的狀態(tài)。分析電路

在圖示電路中，若初始狀態(tài)Q4

Q3

Q2Q1=0000，

答案1：00001111則輸出序列Z=？工程應(yīng)用

若初始狀態(tài)Q4

Q3

Q2Q1=0101，則輸出序列Z=？

答案2：10100101基礎(chǔ)知識移位寄存器討論：如何形成帶有并行輸入的雙向移位寄存器？

解：根據(jù)題中要求，當X=0時，D0輸入應(yīng)是DI，即XDI；當X=1時，D0的輸入應(yīng)是Q2，即XQ2。所以觸發(fā)器F0的數(shù)據(jù)輸入端D0為

例：用邊沿D觸發(fā)器和與非門設(shè)計一個3位右移移位寄存器，用一控制端X控制：當X=0時，能串行輸入新數(shù)據(jù)DI；當X=1時，具有自循環(huán)的功能。工程應(yīng)用移位寄存器D0=XQ2+XDI=X

Q2

X

DI工程應(yīng)用移位寄存器D0=XQ2+XDI=X

Q2

X

DI

3.3計數(shù)器

3.3.0概述New！3.3.2十進制計數(shù)器3.3.1二進制計數(shù)器

3.3.0計數(shù)器概述

基礎(chǔ)知識計數(shù)——“數(shù)數(shù)”(shǔshù)二進制（模2n，M=2n

）非二進制十進制任意進制加法（遞增）計數(shù)減法（遞減）計數(shù)同步計數(shù)器異步計數(shù)器加1、加1、…各個觸發(fā)器使用同一時鐘信號可逆計數(shù)

3.3.1二進制計數(shù)器

基礎(chǔ)知識加法計數(shù)器減法計數(shù)器同步計數(shù)器異步計數(shù)器可逆計數(shù)器★異步加法計數(shù)器★異步減法計數(shù)器★同步加法計數(shù)器★同步加減計數(shù)器★可逆計數(shù)器基礎(chǔ)知識異步加法計數(shù)器CP2與Q1相連，Q2在Q1下降沿翻轉(zhuǎn)。D與Q連接，Q在CP上升沿翻轉(zhuǎn)。

？問題？異步計數(shù)器異步計數(shù)器的特點是什么？優(yōu)點——缺點——結(jié)構(gòu)簡單速度慢基礎(chǔ)知識同步遞增計數(shù)器FF3

Q0=Q1=Q2=1，CP

J3=K3=Q2

Q1

Q0

FF2

Q0=Q1=1，CP

J2=K2=Q1

Q0

FF1

Q0=1，CP

J1=K1=Q0

FF0

CP

J1=K1=Q0

轉(zhuǎn)換條件驅(qū)動基礎(chǔ)知識同步遞增計數(shù)器

大家一起做！

大家一起做！基礎(chǔ)知識同步遞減計數(shù)器FF3

Q0=Q1=Q2=0，CP

J3=K3=FF2

Q0=Q1=0，CP

J2=K2=FF1

Q0=0，CP

J1=K1=FF0

CP

J1=K1=轉(zhuǎn)換條件驅(qū)動應(yīng)用基礎(chǔ)

可逆計數(shù)器

3.3.2十進制計數(shù)器

基礎(chǔ)知識遞增計數(shù)器遞減計數(shù)器同步計數(shù)器異步計數(shù)器可逆計數(shù)器★8421碼異步十進制遞增計數(shù)器★8421碼同步十進制遞增計數(shù)器8421碼計數(shù)器非8421碼計數(shù)器異步十進制遞增計數(shù)器基礎(chǔ)知識CP假設(shè)：J,K懸空為1回憶：異步二進制遞增計數(shù)器nnnQKQJQ+=+1

JK觸發(fā)器狀態(tài)方程：異步十進制遞增計數(shù)器重要思路CPnnnQKQJQ+=+1

&？異步十進制遞增計數(shù)器基礎(chǔ)知識nnnQKQJQ+=+1

&CP&QC同步十進制遞增計數(shù)器？思考？問題：同步計數(shù)器與異步計數(shù)器有何區(qū)別？同步十進制遞增計數(shù)器！討論！問題：如何入手進行分析？同步十進制遞增計數(shù)器重要分析方法J0=K0=1J2=K2=Q1Q0，J3=Q2Q1Q0，K3=Q0J1=Q3Q0，K1=Q0nnnQKQJQ+=+1

同步十進制遞增計數(shù)器重要分析方法J0=K0=1J2=K2=Q1Q0，J1=Q3Q0，K1=Q0Q0n+1=Q0nQ1n+1=Q2nQ1nQ0n+

Q1nQ0nQ2n+1=Q2nQ1nQ0n+

Q2nQ1nQ0nQ3n+1=Q3nQ2nQ1nQ0n+

Q3nQ0nnnnQKQJQ+=+1

J3=Q2Q1Q0，K3=Q0100000NQ3Q2Q1Q010001200103001140100501016011070111810009100100000同步十進制遞增計數(shù)器重要分析方法100000NQ3Q2Q1Q0100012001030011401005010160110701118100091001000002345019678Q0n+1=Q0nQ1n+1=Q2nQ1nQ0n+

Q1nQ0nQ2n+1=Q2nQ1nQ0n+

Q2nQ1nQ0nQ3n+1=Q3nQ2nQ1nQ0n+

Q3nQ0n同步十進制遞增計數(shù)器重要分析方法101010112345019678Q0n+1=Q0nQ1n+1=Q2nQ1nQ0n+

Q1nQ0nQ2n+1=Q2nQ1nQ0n+

Q2nQ1nQ0nQ3n+1=Q3nQ2nQ1nQ0n+

Q3nQ0n1011010011001101110100001110101111110000Q3Q2Q1Q0Q3Q2Q1Q0n

n+1101114121315同步十進制遞增計數(shù)器重要分析方法234501967810111412131523450196781011141213152345019678101114121315234501967810111412131523450196781011141213152345019678101114121315同步十進制遞增計數(shù)器重要分析方法2345019678101114121315主循環(huán)自啟動過程有問題請講3.4.0

綜述New！3.4.2

時序邏輯電路的設(shè)計3.4.1

時序邏輯電路的分析

3.4時序邏輯電路的分析與設(shè)計

3.4.0分析與設(shè)計綜述

基礎(chǔ)知識式中：tn、tn+1表示相鄰的兩個離散時間組合電路存儲電路Z1ZmW1WhY1YKX1Xn輸出狀態(tài)時鐘信號未注明輸出方程：Z（tn）=F[X（tn），Y（tn）]狀態(tài)方程：Y（tn+1）=

G[W（tn），Y（tn）]控制方程:W（tn）=H[X（tn），Y（tn）]輸出信號現(xiàn)態(tài)，或原狀態(tài)次態(tài)或新狀態(tài)控制信號時序電路的結(jié)構(gòu)再分析輸入信號

3.4.1時序邏輯電路的分析應(yīng)用基礎(chǔ)寫各觸發(fā)器的控制函數(shù)寫電路的輸出函數(shù)寫觸發(fā)器的狀態(tài)方程作狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖作時序波形圖得到電路的邏輯功能同步時序電路的分析方法輸入端的表達式，如T、J、K、D等組合電路的輸出特性方程描述輸入與狀態(tài)轉(zhuǎn)換關(guān)系的表格畫出時鐘脈沖作用下的輸入、輸出波形圖時序邏輯電路分析例：已知某同步時序電路的邏輯圖，試分析電路的邏輯功能。解：1.寫出各觸發(fā)器的控制函數(shù)和電路的輸出函數(shù)?？刂坪瘮?shù)：T1n=XnQ1nXT2n=XnQ1n輸出函數(shù):XQ1nQ2nZn=XnQ2nQ1n2.寫狀態(tài)方程T觸發(fā)器的狀態(tài)方程為：將T1n、T2n代入則得到兩個觸發(fā)器的狀態(tài)方程應(yīng)用基礎(chǔ)時序邏輯電路分析3.作出電路的狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖描述輸入與狀態(tài)轉(zhuǎn)換關(guān)系的表格現(xiàn)入Xn現(xiàn)態(tài)Q2nQ1n現(xiàn)控制入T2nT1n次態(tài)Q2n+1Q1n+1現(xiàn)輸出Zn輸入：輸入信號、觸發(fā)器的輸入及現(xiàn)態(tài)量輸出：觸發(fā)器的次態(tài)及組合輸出Zn填表方法：00010000101111110001101100000T1n=XnT2n=XnQ1nZn=XnQ2nQ1nXnQ2nQ1n所有組合求T1nT2nZn

由狀態(tài)方程求Q2n+1Q1n+1T1n=XnT2n=XnQ1n01Zn=XnQ2nQ1n001Q1n+1=XnQ1nQ2n+1010001000011000101001111000001時序邏輯電路分析應(yīng)用基礎(chǔ)現(xiàn)入Xn現(xiàn)態(tài)Q2nQ1n現(xiàn)控制入T2nT1n次態(tài)Q2n+1Q1n+1現(xiàn)輸出Zn0001000010111111000110110000001001010001000011000101001111000001由狀態(tài)表繪出狀態(tài)圖電路狀態(tài)轉(zhuǎn)換條件轉(zhuǎn)換方向000110111/11/01/0Xn/Zn1/00/00/00/00/0由狀態(tài)圖得電路的邏輯功能：電路是一個可控模4計數(shù)器。X端是控制端，時鐘脈沖作為計數(shù)脈沖輸入。X=1初態(tài)為00時，實現(xiàn)模4加計數(shù);X=0時保持原態(tài)。輸出不僅取決于電路本身的狀態(tài)，而且也與輸入變量X有關(guān)。000110111/11/01/0Xn/Zn1/00/00/00/00/0時序邏輯電路分析應(yīng)用基礎(chǔ)4.作時序波形圖初始狀態(tài)Q2nQ1n為00，輸入X的序列為1111100111。X=1模4加計數(shù)X=0保持原態(tài)010010111000010010001010X=1模4加計數(shù)時序邏輯電路分析應(yīng)用基礎(chǔ)

3.4.2時序邏輯電路的設(shè)計應(yīng)用基礎(chǔ)設(shè)計方法狀態(tài)轉(zhuǎn)換表的簡化同步時序電路設(shè)計舉例同步時序電路設(shè)計給定邏輯功能寫原始狀態(tài)圖原始狀態(tài)表狀態(tài)簡化得最小化狀態(tài)表狀態(tài)編碼選觸發(fā)器類型，求控制函數(shù)、輸出函數(shù)畫邏輯電路圖畫出全狀態(tài)圖，檢查設(shè)計，如不符合要求，重新設(shè)計例：設(shè)計一“011”序列檢測器，每當輸入011碼時，對應(yīng)最后一個1，電路輸出為1。解：（1）畫出原始狀態(tài)圖（或稱轉(zhuǎn)移圖）與原始狀態(tài)表輸入端X：輸入一串行隨機信號輸出端Z：當X出現(xiàn)011序列時，Z=1；否則Z=0。ABCD1/00/00/01/10/00/01/01/0XSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn同步時序電路設(shè)計（2）狀態(tài)簡化XSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Zn原始狀態(tài)表等價狀態(tài)可以合并為一個狀態(tài)XS

n01ABCB/0A/0B/0C/0B/0A/1Sn+1/Zn（3）狀態(tài)編碼00011011盡量采用相鄰代碼ABCQ1Q0--兩個觸發(fā)器狀態(tài)XQ1nQ0nQ1n+1Q0n+1/Zn0001011001/000/001/010/001/000/1同步時序電路設(shè)計對任意輸入，相應(yīng)的輸出都相同。（4）確定觸發(fā)器類型，編寫狀態(tài)表，求控制函數(shù)及輸出函數(shù)。

觸發(fā)器類型：選T觸發(fā)器編寫狀態(tài)表：現(xiàn)入Xn現(xiàn)態(tài)Q1n

Q0n現(xiàn)控制入T1

T0次態(tài)Q1n+1Q0n+1現(xiàn)輸出Zn0000001101110001100000010000100101010100110010111）填X=0與X=1時電路的現(xiàn)態(tài)與次態(tài)，及相應(yīng)的現(xiàn)輸出。2）填寫相應(yīng)的Ｔ1、Ｔ0的狀態(tài)。根據(jù)現(xiàn)態(tài)與次態(tài)決定T值。同：T=0不同：T=13）填Ｔ1、Ｔ0的卡諾圖，求函數(shù)的表達式。狀態(tài)轉(zhuǎn)換表同步時序電路設(shè)計表達式為：Q1Q0取11組合的態(tài)未使用，在卡諾圖中暫按無關(guān)項處理。根據(jù)化簡時約束項的使用情況，反填狀態(tài)表，得全狀態(tài)表。T0：XQ1Q0為111時，以1對待；XQ1Q0為011時，以0對待。同步時序電路設(shè)計現(xiàn)入Xn現(xiàn)態(tài)Q1n

Q0n現(xiàn)控制入T1

T0次態(tài)Q1n+1Q0n+1現(xiàn)輸出Zn000000110111000110000001000010010101010011001011狀態(tài)轉(zhuǎn)換表00111011現(xiàn)入Xn現(xiàn)態(tài)Q1n

Q0n

現(xiàn)控制入

T1

T0次態(tài)

Q1n+1Q0n+1現(xiàn)輸出Zn000000110111000110000001000010010101010011001011功能狀態(tài)轉(zhuǎn)換表11100100全同步時序電路設(shè)計（5）畫邏輯電路圖同步時序電路設(shè)計（6）畫全狀態(tài)圖00111011現(xiàn)入Xn現(xiàn)態(tài)Q1n

Q0n

現(xiàn)控制入T1

T0

次態(tài)Q1n+1Q0n+1現(xiàn)輸出Zn000000110111000110000001000010010101010011001011全功能狀態(tài)轉(zhuǎn)換表11100100000110110/00/00/00/01/01/01/01/1同步時序電路設(shè)計狀態(tài)轉(zhuǎn)換表的簡化1.

觀察法簡化狀態(tài)等價的判別方法：Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0同樣輸入的條件下前提條件：輸出必須相同，然后看次態(tài)是否等價。1）次態(tài)相同或某些次態(tài)和各自的現(xiàn)態(tài)相同2）次態(tài)交錯如F和G，記為[F，G]。3）次態(tài)互為隱含條件A、C等價取決B、D，稱B、D等價是A、C等價的隱含條件。同理，A、C等價是B、D等價的隱含條件。A、C和B、D互為隱含，A與C、B與D等價即[A，C]，[B、D。]B、E等價，記為[B、E]。關(guān)鍵找等價態(tài)狀態(tài)轉(zhuǎn)換表的簡化由于[B，E]，而[B，D]，則[D，E]。稱它們?yōu)榈葍r類。相互等價狀態(tài)的集合將[B，D，E]稱為最大等價類。不被其它等價類所包含Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0簡化Sn+1/ZnXSn01ABB/0A/0B/1A/0FF/1B/0得[A，C]、[F，G]、[B，D，E]。簡化的實質(zhì)：尋找所有的最大等價類，將等價態(tài)合并，得最簡狀態(tài)表，以使設(shè)計電路最簡。AFB狀態(tài)簡化2.隱含表法簡化系統(tǒng)的比較方法X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F/0G/0G/0A/0A/0B/1D/0E/1A/0Sn+1/Zn例子ABCDEFGBCDEFGH第一步作隱含表少尾缺頭1）作隱含表2）順序比較BDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDF狀態(tài)不等價填“”;狀態(tài)等價填“”;取決隱含條件的--將條件填在格中。狀態(tài)簡化第二步關(guān)連比較ABCDEFGBCDEFGHBDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDFX1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F