集成電路設(shè)計-part1-3

版圖設(shè)計版圖：制造集成電路時所用的掩模上的幾何圖形。版圖設(shè)計版圖設(shè)計就是根據(jù)電子電路性能的要求和制造工藝的水平，按照一定的規(guī)則，設(shè)計出元件的圖形并進(jìn)行排列、互連，以設(shè)計出一套供IC制造工藝中使用的光刻掩膜版的圖形，稱為版圖或工藝復(fù)合圖。版圖設(shè)計是制造IC的基本條件，版圖設(shè)計是否合理對成品率、電路性能、可靠性影響很大，版圖設(shè)計錯了，就一個電路也做不出來。若設(shè)計不合理，則電路性能和成品率將受到很大影響。版圖設(shè)計必須與線路設(shè)計、工藝設(shè)計、工藝水平適應(yīng)。版圖設(shè)計者必須熟悉工藝條件、器件物理、電路原理以及測試方法。2版圖設(shè)計

作為一位版圖設(shè)計者，首先要熟悉工藝條件和器件物理，才能確定晶體管的具體尺寸，鋁連線的寬度、間距、各次掩膜套刻精度等。其次要對電路的工作原理有一定的了解，這樣才能在版圖設(shè)計中注意避免某些分布參量和寄生效應(yīng)對電路產(chǎn)生的影響。同時還要熟悉調(diào)試方法，通過對樣品性能的測試和顯微鏡觀察，可分析出工藝中的問題。也可通過工藝中的問題發(fā)現(xiàn)電路設(shè)計和版圖設(shè)計不合理之處，幫助改版工作的進(jìn)行。特別是測試中發(fā)現(xiàn)某一參數(shù)的不合格，這往往與版圖設(shè)計有關(guān)。3MOS管的版圖實現(xiàn)有源區(qū)：包含源、柵、漏柵極：多晶硅P+或N+摻雜：在有源區(qū)內(nèi)NMOS和PMOS至少有一種管子要做在阱內(nèi)接觸孔：源、柵、漏和金屬導(dǎo)線連接處襯底必須接合適的電位。MOS管的版圖實現(xiàn)MOS管的版圖實現(xiàn)71.阱——做N阱和P阱封閉圖形處，窗口注入形成P管和N管的襯底2.有源區(qū)——做晶體管的區(qū)域（G、D、S、B區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層3.多晶硅——做硅柵和多晶硅連線。封閉圖形處，保留多晶硅4.有源區(qū)注入——P+、N+區(qū)（select)。做源漏及阱或襯底連接區(qū)的注入5.接觸孔——多晶硅，注入?yún)^(qū)和金屬線1接觸端子。6.金屬線1——做金屬連線，封閉圖形處保留鋁7.通孔——兩層金屬連線之間連接的端子8.金屬線2——做金屬連線，封閉圖形處保留鋁

硅柵CMOS版圖和工藝的關(guān)系81.

有源區(qū)和場區(qū)是互補(bǔ)的，晶體管做在有源區(qū)處，金屬和多晶連線多做在場區(qū)上。

2.

有源區(qū)和P+,N+注入?yún)^(qū)的關(guān)系：有源區(qū)即無場氧化層，在這區(qū)域中可做N型和P型各種晶體管，此區(qū)一次形成。

3.

至于以后何處是NMOS晶體管，何處是PMOS晶體管，要由P+注入?yún)^(qū)和N+注入?yún)^(qū)那次光刻決定。

4.

有源區(qū)的圖形（與多晶硅交疊處除外）和P+注入?yún)^(qū)交集處即形成P+有源區(qū)，P+注入?yún)^(qū)比所交有源區(qū)要大些。須解釋的問題：95.

有源區(qū)的圖形（與多晶硅交疊處除外）和N+注入?yún)^(qū)交集處即形成N+有源區(qū)，N+注入?yún)^(qū)比所交有源區(qū)要大些。6.

兩層半布線金屬，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。三層布線之間，多晶硅和注入有源區(qū)不能相交布線，因為相交處形成了晶體管，使得注入有源區(qū)連線斷開。7.

三層半布線金屬1，金屬2，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。四層線之間，多晶硅和注入有源區(qū)不能相交布線，因為相交處形成了晶體管，使得注入有源區(qū)連線斷開。須解釋的問題：版圖設(shè)計規(guī)則設(shè)計規(guī)則是電路設(shè)計者和工藝工程師之間的協(xié)議，是保證正確制造出晶體管和各種連接的一套規(guī)則。制定目的：使芯片尺寸在盡可能小的前提下，避免線條寬度的偏差和不同層版套準(zhǔn)偏差可能帶來的問題，盡可能地提高電路制備的成品率。版圖設(shè)計規(guī)則

什么是版圖設(shè)計規(guī)則？考慮器件在正常工作的條件下，根據(jù)實際工藝水平(包括光刻特性、刻蝕能力、對準(zhǔn)容差等)和成品率要求，給出的一組同一工藝層及不同工藝層之間幾何尺寸的限制，主要包括線寬、間距、覆蓋、露頭、凹口、面積等規(guī)則，分別給出它們的最小值，以防止掩膜圖形的斷裂、連接和一些不良物理效應(yīng)的出現(xiàn)。11包括：1）最小寬度；2）最小間距；3）最小包圍；4）最小延伸2023/2/6共85頁12圖解術(shù)語：1）寬度；2）間距；3）包圍；4）延伸；5）重疊版圖設(shè)計規(guī)則2023/2/6共85頁13版圖設(shè)計規(guī)則2023/2/6共85頁14版圖設(shè)計規(guī)則版圖設(shè)計規(guī)則——寬度及間距Diff間距：兩個擴(kuò)散區(qū)之間的間距不僅取決于工藝上幾何圖形的分辨率，還取決于所形成的器件的物理參數(shù)。如果兩個擴(kuò)散區(qū)靠得太近，在工作時可能會連通，產(chǎn)生不希望出現(xiàn)的電流。poly：取決于工藝上幾何圖形的分辨率。

Al:鋁生長在最不平坦的二氧化硅上，因此，鋁的寬度和間距都要大些，以免短路或斷鋁。

diff-poly：無關(guān)多晶硅與擴(kuò)散區(qū)不能相互重疊，否則將產(chǎn)生寄生電容或寄生晶體管。15版圖設(shè)計規(guī)則——接觸孔孔的大?。?2diff、poly的包孔：1孔間距：1

16

說明：接觸孔的作用是將各種類型的半導(dǎo)體與金屬引線進(jìn)行連接，這些半導(dǎo)體材料包括N型硅、P型硅、多晶硅等。

由于工藝的限制，一般不做細(xì)長的接觸孔，而是分成若干個小的接觸孔來實現(xiàn)大面積的接觸。版圖設(shè)計規(guī)則——晶體管規(guī)則多晶硅與擴(kuò)散區(qū)最小間距：。柵出頭：2，否則會出現(xiàn)S、D短路的現(xiàn)象。擴(kuò)散區(qū)出頭：2，以保證S或D有一定的面積。17版圖設(shè)計規(guī)則——P阱規(guī)則18說明：制作p阱的目的是在N型硅襯底上形成一塊P型襯底區(qū)域，在一個設(shè)計中根據(jù)需要可能設(shè)計若干個p阱區(qū)。

A1=4：最小P阱寬度A2=2/6：P阱間距，

A2=2

當(dāng)兩個P阱同電位

A2=6當(dāng)兩個P阱異電位時，A3=3：P阱邊沿與內(nèi)部薄氧化區(qū)（有源區(qū)）的間距A4=5：P阱邊沿與外部薄氧化區(qū)（有源區(qū)）的間距A5=8：P管薄氧化區(qū)與N管薄氧化區(qū)的間距一個簡單的例子2023/2/619一個實際的例子版圖設(shè)計圖例設(shè)計規(guī)則的表示方法以為單位，也叫做“規(guī)整格式”把大多數(shù)尺寸（覆蓋，出頭等等）約定為的倍數(shù)。與工藝線所具有的工藝分辨率有關(guān)。優(yōu)點：版圖設(shè)計獨立于工藝和實際尺寸以微米為單位，也叫做“自由格式”每個尺寸之間沒有必然的比例關(guān)系，提高每一尺寸的合理度；簡化度不高。好處是各尺寸可相對獨立地選擇，可以把每個尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點是對于一個設(shè)計級別，就要有一整套數(shù)字，而不能按比例放大、縮小。22CMOS工藝中的其他元器件電阻電容電感二極管三極管24電阻WLHR=rHWL

SheetResistance方塊電阻RR1R2方塊電阻的概念方塊電阻的概念R方塊電阻Poly電阻的實現(xiàn)Poly電阻的實現(xiàn)Poly電阻的實現(xiàn)接觸電阻接觸電阻例子：電阻值的計算例子：設(shè)計尺寸的計算其他類型的電阻N阱電阻N+電阻P型電阻各種材料方塊電阻和接觸孔電阻100K電阻？100電阻？大電阻的畫法小電阻（大電流密度）確定電阻寬度時，電流密度非常重要。1m寬度走0.5mA電流Poly和擴(kuò)散層的對比Doublepolyprocess電容的結(jié)構(gòu)最形象的電容結(jié)構(gòu)為兩個導(dǎo)電極板中間夾一個介質(zhì)層，在版圖識別中，可以看作導(dǎo)電極板的是POLY，METAL1，METAL2以及擴(kuò)散層，一般介質(zhì)層都是由絕緣硅層構(gòu)成的。電容主要為POLY-POLY電容，METAL-POLY電容，METAL2-METAL1電容，多晶硅-