第2章INTEL80868088微處理器

主講教師：XXX系部：XXXXXXXX微型計(jì)算機(jī)原理及應(yīng)用1第2章Intel8086/8088微處理器2.18086/8088的編程結(jié)構(gòu)2.28086/8088的工作模式和引腳功能2.38086/8088的總線操作和時(shí)序2.48086/8088的存儲(chǔ)器組織和I/O組織2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理2Intel8086/8088采用HMOS工藝制造，29000個(gè)晶體管、40引腳、雙列直插式。數(shù)據(jù)總線：8086：16位，8088：8位。地址總線：20位，部分與數(shù)據(jù)線復(fù)用。內(nèi)存空間：20位、直接尋址1MB空間。尋址方式：7種基本的尋址方式。

第2章Intel8086/8088微處理器8086/8088的主要特性：3指令系統(tǒng)：100條基本指令除能完成數(shù)據(jù)傳送、算數(shù)運(yùn)算、邏輯運(yùn)算、控制轉(zhuǎn)移和處理器控制功能外，內(nèi)部還設(shè)有硬件乘除法與串處理指令電路。時(shí)鐘頻率：8088：4.7MHz/8086：5MHz/8086-2：8MHz。中斷功能：內(nèi)外部中斷源多達(dá)256個(gè)。工作模式：支持單處理器、多處理器兩種模式。第2章Intel8086/8088微處理器42.18086/8088的編程結(jié)構(gòu)

8086編程結(jié)構(gòu)如下頁(yè)圖所示，8086分為兩個(gè)部分：1、總線接口部件

BIU（BusInterfaceUnit）2、執(zhí)行部件EU（ExecutionUnit）編程結(jié)構(gòu)：從程序員和使用者的角度來(lái)看的結(jié)構(gòu)。520位外部總線8086的編程結(jié)構(gòu)執(zhí)行部件（EU）總線接口部件（BIU）標(biāo)志運(yùn)算寄存器ALUDSSSES輸入/輸出控制電路IPCS內(nèi)部暫存器地址加法16位指令隊(duì)列緩沖器8位16位CHDHDISPBPSIBHAHDLCLALBL123456執(zhí)行部分控制電路通用寄存器6（1）功能：負(fù)責(zé)與M、I/O端口傳送數(shù)據(jù)。

2.1.1、總線接口單元

BIU（BusInterfaceUnit）（2）組成 6字節(jié)（8086）或4字節(jié)（8088）的指令隊(duì)列,

指令指針寄存器IP:IP為一個(gè)16位的寄存器，

20位的地址加法器 段寄存器：CS、DS、SS、ES

總線控制邏輯:處理器與外界總線聯(lián)系的轉(zhuǎn)接電路。 7

指令執(zhí)行順序順序指令執(zhí)行執(zhí)行轉(zhuǎn)移指令

2.1.1、總線接口單元

BIU（BusInterfaceUnit）(續(xù))

（3）三點(diǎn)說(shuō)明

指令隊(duì)列8086為6個(gè)字節(jié),8088的4個(gè)字節(jié)。8 內(nèi)存單元的物理地址PA的產(chǎn)生過(guò)程2.1.1、總線接口單元

BIU（BusInterfaceUnit）(續(xù))

9（2）組成：16位的運(yùn)算器ALU：包括數(shù)據(jù)的算數(shù)/邏輯運(yùn)算；16位的標(biāo)志寄存器（PSW）：9個(gè)標(biāo)志位，其中6個(gè)條件標(biāo)志位用于存放結(jié)果狀態(tài)；暫存器：輔助ALU完成各種運(yùn)算，暫存參與運(yùn)算的數(shù)據(jù)；通用寄存器組：數(shù)據(jù)寄存器AX、BX、CX、DX，專用寄存器：BP、SP、SI、DI；EU控制電路：接受從總線接口單元的指令隊(duì)列中取來(lái)的指令代碼，對(duì)其譯碼和向EU內(nèi)各有關(guān)部分發(fā)出時(shí)序命令信號(hào)。2.1.2、EU（ExecutionUnit）執(zhí)行單元（1）功能：負(fù)責(zé)指令的譯碼和執(zhí)行。10在一條指令的執(zhí)行過(guò)程中可以取出下一條（或多條）指令，指令在指令隊(duì)列中排隊(duì)；在一條指令執(zhí)行完成后,就可以立即執(zhí)行下一條指令，減少CPU為取指令而等待的時(shí)間，提高CPU的利用率和整個(gè)運(yùn)行速度。8086/8088微處理器:BIU和EU分開，取指和執(zhí)行可以重迭，大大減少了等待取指所需的時(shí)間，提高CPU的利用率。重迭操作技術(shù)：一方面提高了整個(gè)執(zhí)行速率，另一方面降低了與之相配的存儲(chǔ)器的存取速度的要求。結(jié)論11對(duì)于8080與8085及較早的8位微處理器:程序執(zhí)行由取指令和執(zhí)行指令的循環(huán)來(lái)完成的，每條指令執(zhí)行完后CPU必須等待到下條指令取出來(lái)后才能執(zhí)行。8086/8088與早期處理器編程結(jié)構(gòu)比較：12組成：通用寄存器：8個(gè)16位的通用寄存器，通用數(shù)據(jù)寄存器分別是AX、BX、CX和DX，它們通?？梢杂脕?lái)存放16位的數(shù)據(jù)，這4個(gè)寄存器又可以分為8個(gè)8位寄存器來(lái)使用。通用地址寄存器分別是BP、SP、SI和DI，也因?yàn)槠涮厥庥猛颈环謩e稱為基址指針、堆棧指針、源變址寄存器、目的變址寄存器。2.1.3、

寄存器

功能：存放操作數(shù)地址、操作數(shù)及中間結(jié)果。13寄存器名

特

殊

用

途

隱含性質(zhì)

AX，AL在I/O指令中作數(shù)據(jù)寄存器在乘法指令中被乘數(shù)或乘積，在除法指令中存放被除數(shù)或商

不能隱含隱含

AH在LAHF指令中，作目的操作數(shù)寄存器

隱含

AL在XLAT指令作累加器

隱含

BX在間接尋址中作基址寄存器在XLAT指令作基址寄存器

不能隱含隱含

CX在循環(huán)指令和串操作指令中作計(jì)數(shù)器

隱含

CL在移位指令中作移位次數(shù)寄存器

不能隱含

DX在字乘法/除法指令中存放乘積高位/被除數(shù)高位或余數(shù)在I/O指令中作間接尋址寄存器

隱含不能隱含

SI在間接尋址中作變址寄存器在串操作指令中作為源變址寄存器

不能隱含隱含

DI在間接尋址中作變址寄存器在串操作指令中作為目的變址寄存器

不能隱含隱含

BP在間接尋址中作基址指針

不能隱含

SP在堆棧操作中作堆棧指針

隱含

寄存器的特殊用途14段寄存器：CS：代碼段寄存器，用于存放正在或正待處理的一般代碼段的起始地址的高16位。DS：數(shù)據(jù)段寄存器，用于存放正在或正待處理的一般數(shù)據(jù)段的起始地址的高16位。ES：附加數(shù)據(jù)段寄存器，用于存放正在或正待處理的附加數(shù)據(jù)段的起始地址的高16位。SS：堆棧數(shù)據(jù)段寄存器，用于存放正在或正待處理的堆棧數(shù)據(jù)段的起始地址的高16位。指令指針I(yè)P：IP指令指針，它的內(nèi)容始終是下一條待執(zhí)行指令的起始偏移地址，與CS一起形成下一條待執(zhí)行指令的起始物理地址。2.1.3、

寄存器

(續(xù))

15程序狀態(tài)字PSW；16位程序狀態(tài)字PSW，它有3個(gè)控制標(biāo)志（IF、DF、TF）和6個(gè)狀態(tài)標(biāo)志（SF、PF、ZF、OF、CF、AF）?？刂茦?biāo)志是用于控制CPU某方面操作的標(biāo)志，狀態(tài)標(biāo)志是部分指令執(zhí)行結(jié)果的標(biāo)志。PSW寄存器的具體格式如圖所示：

IF：中斷允許標(biāo)志，用于控制CPU能否響應(yīng)可屏蔽中斷請(qǐng)求，IF=1能夠響應(yīng)，IF=0不能響應(yīng)。

2.1.3、

寄存器

(續(xù))

16程序狀態(tài)字PSW：

DF：方向標(biāo)志，用于指示串操作時(shí)變址寄存器是增量變化還是減量變化，DF=1向地址減小的方向變化，DF=0向地址增加的方向變化。

TF：?jiǎn)尾街袛鄻?biāo)志，TF=1程序執(zhí)行當(dāng)前指令后暫停，TF=0程序執(zhí)行當(dāng)前指令后不暫停。

SF：符號(hào)標(biāo)志，指令執(zhí)行結(jié)果的最高二進(jìn)制位是0還是1，為0，則SF=0。代表正數(shù)；為1，則SF=1，代表負(fù)數(shù)。

PF：奇偶校驗(yàn)標(biāo)志，用來(lái)表示指令執(zhí)行結(jié)果的低8位中1的個(gè)數(shù)是奇數(shù)還是偶數(shù)，若為奇數(shù)個(gè)“1”則PF=0，若為偶數(shù)個(gè)“1”則PF=1。

2.1.3、

寄存器(續(xù))

17

程序狀態(tài)字PSW：

OF：有符號(hào)數(shù)的溢出標(biāo)志，用來(lái)表示指令執(zhí)行結(jié)果是否超出有符號(hào)數(shù)的表示范圍，若超出則OF=1，否則OF=0。我們可以通過(guò)是否出現(xiàn)以下四種情況之一來(lái)判斷溢出：正加正得負(fù)，正減負(fù)得負(fù)，負(fù)加負(fù)得正，負(fù)減正得正。若出現(xiàn)以上情況則OF=1，否則OF=0。

CF：進(jìn)位/借位標(biāo)志（無(wú)符號(hào)數(shù)的溢出標(biāo)志），用來(lái)表示指令執(zhí)行結(jié)果的最高位是否有向更高位進(jìn)位或借位，若有則CF=1，同時(shí)也代表無(wú)符號(hào)數(shù)溢出；若無(wú)則CF=0，也代表無(wú)符號(hào)數(shù)無(wú)溢出。

AF：輔助進(jìn)位/借位標(biāo)志，低4位二進(jìn)制是否有向高位進(jìn)位或借位，若有則AF=1，否則AF=0，其主要用于BCD修正運(yùn)算。

2.1.3、

寄存器(續(xù))

18

PSW中標(biāo)志位的符號(hào)表示

192.2.18086/8088的工作模式

2.28086/8088的工作模式和引腳功能最小模式：是指系統(tǒng)中只有8086或8088一個(gè)微處理器，所有總線控制信號(hào)均由CPU直接產(chǎn)生，在規(guī)模較小的系統(tǒng)中應(yīng)用。最大模式：是指系統(tǒng)中包含兩個(gè)或多個(gè)微處理器，其中主處理器是8086或者8088，其余為協(xié)處理器，系統(tǒng)的總線控制信號(hào)主要由總線控制器產(chǎn)生，最大模式用于中、大型的系統(tǒng)。

208086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND

VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND

VCCA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET2.2.28086/8088的引腳功能(帶括號(hào)的引腳功能為最大模式下的功能)

21

8086是40引腳雙列直插式（DIP）封裝，其引腳可分為5類：1、地址線（20位）：AD0~AD15，A16~A19。其中AD0~AD15為地址/數(shù)據(jù)復(fù)用引腳，故為雙向、三態(tài)；A16~A19為地址/狀態(tài)復(fù)用引腳，輸出、三態(tài)。此外，AD0還作為低8位數(shù)據(jù)選通信號(hào)使用2、數(shù)據(jù)線（16位）：AD0~AD15，與低16位地址分時(shí)復(fù)用，雙向、三態(tài)。2.2.28086/8088的引腳功能(續(xù))

22無(wú)操作從指令隊(duì)列的第一個(gè)字節(jié)取走代碼隊(duì)列空除第一字節(jié)外，還取走了后續(xù)字節(jié)的代碼01010011含

義QS0QS13、狀態(tài)線：

QS1、QS0：指令隊(duì)列狀態(tài)信息（用于最大模式），輸出。這兩個(gè)信號(hào)的不同組合指出了本總線周期的前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，以便外部對(duì)CPU內(nèi)部指令隊(duì)列動(dòng)作的跟蹤。QS1、QS0的代碼組合及對(duì)應(yīng)的含義見下表QS1、QS0的代碼組合及對(duì)應(yīng)的含義

2.2.28086/8088的引腳功能(續(xù))

23

S2、S1、S0：總線周期狀態(tài)信息（用于最大模式），輸出。這三個(gè)信號(hào)的不同組合指出了本總線周期所進(jìn)行的數(shù)據(jù)傳輸過(guò)程的類型。無(wú)源狀態(tài)111寫內(nèi)存011讀內(nèi)存101取指令001暫停110寫I/O端口010讀I/O端口100發(fā)中斷響應(yīng)信號(hào)000總線操作類型S0S1S2表2.4S2、S1、S0的代碼組合及對(duì)應(yīng)的總線操作類型

2.2.28086/8088的引腳功能(續(xù))

24

S6—S3：地址/狀態(tài)復(fù)用引腳，輸出。其中，S6用于表示當(dāng)前8086是否與總線相連，S6=“0”表示當(dāng)前8086連在總線上，由于在8086總線操作其間，它總是與總線相連的，故在每個(gè)總線周期的T2、T3、Tw和T4狀態(tài)S6≡“0”。S5表明中斷允許標(biāo)志的當(dāng)前設(shè)置，若S5=“0”，表示當(dāng)前禁止響應(yīng)可屏蔽中斷請(qǐng)求，若S5=“1”，表示當(dāng)前允許響應(yīng)可屏蔽中斷請(qǐng)求。S4、S3的組合指出當(dāng)前正在使用哪個(gè)段寄存器，見下表

2.2.28086/8088的引腳功能(續(xù))

25S4S3含義00當(dāng)前正在使用ES01當(dāng)前正在使用SS10當(dāng)前正在使用CS或未使用任何段寄存器11當(dāng)前正在使用DS表2.5S4、S3的代碼組合及對(duì)應(yīng)的含義

2.2.28086/8088的引腳功能(續(xù))

26BHE/S7:高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出。信號(hào)和AD0組合起來(lái)指出當(dāng)前數(shù)據(jù)總線上的數(shù)據(jù)將以何種格式出現(xiàn)，這兩個(gè)信號(hào)的代碼組合及對(duì)應(yīng)的數(shù)據(jù)格式見表2.6。2.2.28086/8088的引腳功能(續(xù))

27AD15~AD8AD7~AD0

從奇地址開始讀/寫一個(gè)字（共占用兩個(gè)總線周期，第一個(gè)總線周期將低8位數(shù)據(jù)送AD15~AD8，第二個(gè)總線周期將高8位數(shù)據(jù)送AD7~AD0）1

00

1AD15~AD8從奇地址單元或端口讀/寫一個(gè)字節(jié)10AD7~AD0從偶地址單元或端口讀/寫一個(gè)字節(jié)01AD15~AD0從偶地址開始讀/寫一個(gè)字00所用數(shù)據(jù)線

數(shù)據(jù)格式AD0BHE表2.6和AD0的代碼組合及對(duì)應(yīng)的數(shù)據(jù)格式

2.2.28086/8088的引腳功能(續(xù))

28說(shuō)明：對(duì)于8088，該引腳為：系統(tǒng)狀態(tài)輸出信號(hào)，用于8088的最小模式（在最大模式中SSO≡“0”），它與8088的和共同決定當(dāng)前總線周期的操作類型，輸出。具體規(guī)定見表。

表SSO、IO/M和DT/R的代碼組合及對(duì)應(yīng)的操作

2.2.28086/8088的引腳功能(續(xù))

294、控制線

ALE：地址鎖存信號(hào)，輸出，用于最小模式。RD：讀控制信號(hào)，輸出，三態(tài)，用于最小模式。WR：寫控制信號(hào)，輸出，三態(tài)，用于最小模式。DEN：數(shù)據(jù)允許信號(hào)，輸出，三態(tài)，用于最小模式。M/IO：存儲(chǔ)器或I/O操作選擇信號(hào)，輸出，三態(tài)，用于8086最小模式。當(dāng)M/IO=“1”時(shí)表明該總線周期是對(duì)存儲(chǔ)器進(jìn)行讀/寫操作，反之，當(dāng)M/IO=“0”時(shí)表明該總線周期是對(duì)I/O端口進(jìn)行讀/寫操作。2.2.28086/8088的引腳功能(續(xù))

30DT/R數(shù)據(jù)收/發(fā)控制信號(hào)，輸出，三態(tài)，用于最小式。當(dāng)DT/R=“0”時(shí)，CPU從總線讀入數(shù)據(jù)，反之，當(dāng)DT/R=“1”時(shí)，CPU向總線寫出數(shù)據(jù)。INDT：中斷響應(yīng)信號(hào)，輸出，用于最小模式。RESET：復(fù)位信號(hào)，輸入。READY：準(zhǔn)備好信號(hào)，輸入。NMI：非屏蔽中斷請(qǐng)求信號(hào)，輸入。2.2.28086/8088的引腳功能(續(xù))

控制線(續(xù))31INTR：可屏蔽中斷請(qǐng)求信號(hào)，輸入。

MN/MX：工作模式選擇信號(hào)，輸入。若使8086工作在最小模式，則MN/MX應(yīng)接“1”，否則，MN/MX接“0”。

CLK：時(shí)鐘信號(hào)，輸入。

TEST：測(cè)試信號(hào)，輸入，用于多處理器系統(tǒng)。2.2.28086/8088的引腳功能(續(xù))

控制線(續(xù))32RQ/GT1：總線請(qǐng)求/總線允許信號(hào)，雙向，三態(tài)，用于最大模式。RQ/GT0：總線請(qǐng)求/總線允許信號(hào)，雙向，三態(tài)，用于最大模式。LOCK：總線鎖定信號(hào)，輸出，三態(tài)，用于最大模式。5、供電線VCC：+5V直流工作電壓。GND：接地端。2.2.28086/8088的引腳功能(續(xù))

338086/8088引腳功能區(qū)別：

8088與8086除了內(nèi)部指令隊(duì)列長(zhǎng)度不同外，在引腳上還有三點(diǎn)區(qū)別：

1、外部數(shù)據(jù)總線的寬度不同。8086為16位（AD15—AD0）；8088線為8位（AD7—AD0）。2、第28引腳不同。8086和8088的第28引腳為M/IO信號(hào)定義相反3、第34引腳不同。8086的第34引腳為BHE/S7，8088的第34引腳為SSO，在最小模式下的功能已如前述，在最大模式該引腳恒為“1”。

342.2.38086/8088的最小模式

1、

8086/8088最小模式的典型配置

當(dāng)8086/8088的第33引腳MN/MX接高電平（或直接接+5V）時(shí)，系統(tǒng)工作于最小模式，即單處理器模式，它適用于較小規(guī)模的應(yīng)用。以8086為例，其最小模式的典型系統(tǒng)結(jié)構(gòu)如圖2.5所示見下頁(yè)。圖中8284A為時(shí)鐘發(fā)生器，8282為地址鎖存器，8286為數(shù)據(jù)總線收/發(fā)器。35圖2.58086最小模式的典型系統(tǒng)結(jié)構(gòu)

36該CPU系統(tǒng)以8086為核心，外部晶體振蕩器產(chǎn)生的振蕩信號(hào)經(jīng)8284分頻后，作為主頻信號(hào)CLK提供給8086，外部來(lái)的準(zhǔn)備好信號(hào)READY和復(fù)位信號(hào)RESET也經(jīng)8284A整理后送往8086。

8086的20位地址信號(hào)A19~A16，AD15~AD0，以及高位字節(jié)允許信號(hào)，在地址鎖存信號(hào)ALE控制下經(jīng)8282鎖存后輸出，即為地址總線。

8086的16位數(shù)據(jù)線AD15~AD0在8286的控制下可以進(jìn)行雙向數(shù)據(jù)傳送，即為數(shù)據(jù)總線。工作原理說(shuō)明：2.2.38086/8088的最小模式（續(xù)）

372、主要外圍芯片的功能時(shí)鐘發(fā)生器及其與CPU的連接：時(shí)鐘發(fā)生器8284A的引腳功能及其與8086/8088的連接如圖2.6所示。圖2.68284A的引腳功能及其與8086/8088的連接

2.2.38086/8088的最小模式（續(xù)）

38地址鎖存器及其與CPU的連接：地址鎖存器可使用8282、8283或74LS244、74LS273、74LS373等，它們的內(nèi)部邏輯及引腳特性如圖2.7所示。與8086/8088的連接見最大、最小模式CPU系統(tǒng)結(jié)構(gòu)圖。圖2.78282、8283、74LS244的內(nèi)部邏輯及引腳特性

2.2.38086/8088的最小模式（續(xù)）

39數(shù)據(jù)總線收/發(fā)器及其與CPU的連接：數(shù)據(jù)總線收/發(fā)器可使用8286、8287（或74LS245），它們的內(nèi)部邏輯及引腳特性如圖2.8所示。與8086/8088的連接見最大、最小模式CPU系統(tǒng)結(jié)構(gòu)圖。圖2.88286、8287的內(nèi)部邏輯及引腳特性

2.2.38086/8088的最小模式（續(xù)）

402.2.48086/8088的最大模式

1、8086/8088最大模式的典型配置

當(dāng)8086/8088的第33引腳MN/MX接低電平（或直接接地）時(shí)，系統(tǒng)工作于最大模式，

即多處理器模式，它適用于中、大型規(guī)模的應(yīng)用。以8086為例，其最大模式的典型系統(tǒng)結(jié)構(gòu)見下頁(yè)，圖中8288為總線控制器。工作原理說(shuō)明：

為了給系統(tǒng)的應(yīng)用留有余地，有時(shí)即使暫時(shí)只用了一個(gè)處理器也將其接成最大模式。最小模式和最大模式的主要區(qū)別在于控制信號(hào)的產(chǎn)生，由圖2.5和圖2.9可知，最小模式下的控制信號(hào)是由CPU直接產(chǎn)生的，而在最大模式，控制信號(hào)由總線控制器8288產(chǎn)生。引腳上，第24~第31（8088還有第34）引腳的功能在兩種模式下是不同的。

41圖2.98086最大模式的典型系統(tǒng)結(jié)構(gòu)

422、多處理器系統(tǒng)

8086/8088的最大模式系統(tǒng)通常為多處理器系統(tǒng)，其中必有一個(gè)主處理器8086或8088，其余為協(xié)處理器。常用的8086/8088系列協(xié)處理器有數(shù)值協(xié)處理器8087和輸入/輸出協(xié)處理器8089，由它們組成的多處理器系統(tǒng)如圖2.10所示。

圖2.10典型多處理器系統(tǒng)結(jié)構(gòu)

2.2.48086/8088的最大模式（續(xù)）

433、總線控制器、協(xié)處理器及其與8086/8088的連接8288是20引腳的DIP芯片，采用TTL工藝，其內(nèi)部結(jié)構(gòu)及外部引腳見圖2.11。圖2.118288的內(nèi)部結(jié)構(gòu)與外部引腳2.2.48086/8088的最大模式（續(xù)）

44

8288的引腳信號(hào)分為三組：一組為輸入狀態(tài)和控制信號(hào)，二組為命令輸出信號(hào)，三組為輸出的總線控制信號(hào)。S2、S1、S0：總線周期狀態(tài)，輸入，來(lái)自CPU。CLK：時(shí)鐘信號(hào)，輸入，來(lái)自8284A。AEN：總線允許信號(hào)，輸入，來(lái)自總線仲裁邏輯。

CEN：控制信號(hào)允許，輸入，來(lái)自總線仲裁邏輯。

IOB：總線方式控制端，輸入，來(lái)自外部硬件。ALE：地址鎖存信號(hào)，輸出，去鎖存器。

MCE/PDEN:總線主模塊/局部總線允許控制信號(hào)，輸出，去系統(tǒng)其它部件。

DEN：數(shù)據(jù)允許信號(hào)，輸出，去數(shù)據(jù)總線收/發(fā)器。

DT/R：數(shù)據(jù)收/發(fā)控制信號(hào)，輸出，去數(shù)據(jù)總線收/發(fā)器。

INTA：中斷響應(yīng)信號(hào)，輸出，去中斷控制器。

2.2.48086/8088的最大模式（續(xù)）

45AIOWC：I/O端口提前寫信號(hào)，輸出，去I/O接口。IOWC:I/O端口寫信號(hào)，輸出，去I/O接口。IORC：I/O端口讀信號(hào)，輸出，去I/O接口。AMTC：存儲(chǔ)器提前寫信號(hào)，輸出，去存儲(chǔ)器。MWTC：存儲(chǔ)器寫信號(hào)，輸出，去存儲(chǔ)器。MRDC：存儲(chǔ)器讀信號(hào)，輸出，去存儲(chǔ)器。2.2.48086/8088的最大模式（續(xù)）

46圖2.128087引腳圖

472.38086/8088的總線操作和時(shí)序

2.3.18086/8088總線周期的概念1、T狀態(tài)：

相鄰兩個(gè)脈沖之間的時(shí)間間隔，稱為時(shí)鐘周期，又稱T狀態(tài)（T周期）。每個(gè)T狀態(tài)包括：下降沿、低電平、上升沿、高電平。CLKT482.3.28086/8088的總線操作和時(shí)序（續(xù)）

1、系統(tǒng)的復(fù)位和啟動(dòng)操作

8086/8088的復(fù)位和啟動(dòng)是由引腳上的RESET信號(hào)觸發(fā)的，觸發(fā)時(shí)要求該信號(hào)至少維持4個(gè)時(shí)鐘周期的高電平，如果是上電復(fù)位，則要求該信號(hào)至少維持50μs的高電平。49復(fù)位時(shí)各內(nèi)部寄存器的初值寄存器名稱初值標(biāo)志寄存器（PSW）清零指令指針（IP）0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H其它寄存器0000H指令隊(duì)列空

50由表可見，復(fù)位時(shí)，代碼段寄存器CS和指令指針I(yè)P的值分別被初始化成FFFFH和0000H。因此，8086/8088啟動(dòng)后從內(nèi)存的FFFF0H處開始執(zhí)行指令。一般在FFFF0H處放一條無(wú)條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)程序的入口處。

復(fù)位時(shí)，標(biāo)志寄存器被清零。

在時(shí)序上，RESET信號(hào)從高到低的跳變會(huì)觸發(fā)CPU內(nèi)部一個(gè)復(fù)位邏輯電路，經(jīng)過(guò)7個(gè)時(shí)鐘周期之后，CPU就被啟動(dòng)而進(jìn)入正常工作，即從FFFF0H處開始執(zhí)行程序。復(fù)位時(shí)序見下頁(yè)圖。

復(fù)位時(shí)各內(nèi)部寄存器的初值51圖2.148086/8088的復(fù)位時(shí)序

528086/8088復(fù)位時(shí)總線信號(hào)的狀態(tài)532、總線操作

8086/8088在與存儲(chǔ)器或I/O端口交換數(shù)據(jù)時(shí)需要執(zhí)行一個(gè)總線周期，這就是總線操作。按照數(shù)據(jù)傳輸?shù)膶?duì)象，可分為存儲(chǔ)器操作和I/O操作；按照數(shù)據(jù)傳輸?shù)姆较?，可分為讀操作和寫操作。一個(gè)基本的總線周期包含4個(gè)T狀態(tài)，分別稱為T1、T2、T3、T4，在存儲(chǔ)器和外設(shè)速度較慢時(shí)，要在T3之后插入一個(gè)或幾個(gè)等待狀態(tài)TW。

1）8086最小模式下的總線讀/寫周期時(shí)序：見下圖

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

54圖2.158086最小模式下的總線讀周期時(shí)序

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

55圖2.168086最小模式下的總線寫周期時(shí)序

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

56

T1狀態(tài)：CPU輸出存儲(chǔ)器單元或I/O端口的地址信息，并且從ALE引腳輸出地址鎖存信號(hào)，在ALE的下降沿將20位地址鎖存到地址鎖存器的輸出端。BHE信號(hào)也在T1狀態(tài)有效，表示高8位數(shù)據(jù)總線上的信息可以使用，該信號(hào)與地址一起被鎖存。DT/R輸出低電平，表示本總線周期為讀周期。

T2狀態(tài)：地址信號(hào)消失，AD15~AD0變?yōu)楦咦锠顟B(tài)（也叫浮空），為讀入數(shù)據(jù)作準(zhǔn)備；A19/S6~A16/S3以及BHE/S7切換為狀態(tài)信息；DEN引腳輸出有效的低電平，使數(shù)據(jù)線選通；RD引腳輸出低電平的讀信號(hào)，送到被地址信息選中的存儲(chǔ)器或I/O接口芯片。2.3.28086/8088的總線操作和時(shí)序（續(xù)）

57T3狀態(tài)：被選中的內(nèi)存單元或I/O端口將數(shù)據(jù)送到數(shù)據(jù)總線上，CPU通過(guò)AD15~AD0接收數(shù)據(jù)。TW狀態(tài)：當(dāng)存儲(chǔ)器或外設(shè)的工作速度較慢，從而不能用基本的總線周期完成讀操作時(shí)，系統(tǒng)自動(dòng)插入等待狀態(tài)。T4狀態(tài)：在T4和前一個(gè)狀態(tài)交界的下降沿處，CPU對(duì)數(shù)據(jù)總線進(jìn)行采樣，從而讀入數(shù)據(jù)，同時(shí)撤消有關(guān)控制信號(hào)。至此，一個(gè)完整的讀總線周期結(jié)束。

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

582）最大模式下總線讀/寫周期時(shí)序：

圖2.178086最大模式下的總線讀周期時(shí)序

圖2.188086最大模式下的總線寫周期時(shí)序

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

59與最小模式下的讀時(shí)序不同之處在于：由CPU輸出讀操作的狀態(tài)信號(hào)給總線控制器8288，即若為存儲(chǔ)器讀、、代碼為101，若是讀I/O端口，則、、代碼為001；控制信號(hào)ALE、、、及DEN均由8288輸出；特別要注意的是，這時(shí)的存儲(chǔ)器讀和I/O讀是獨(dú)立的兩條信號(hào)線，并且，數(shù)據(jù)允許信號(hào)DEN是高電平有效，系統(tǒng)中需經(jīng)反相后接到數(shù)據(jù)總線收/發(fā)器的使能端。

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

60與最小模式下的寫時(shí)序相比，最大模式的寫時(shí)序中，由CPU輸出寫操作的狀態(tài)信號(hào)給總線控制器8288，即若為存儲(chǔ)器寫、代碼為110，若是寫I/O端口，則代碼為010；控制信號(hào)ALE及DEN均由8288輸出；特別要注意的是，這時(shí)的存儲(chǔ)器寫和I/O寫是獨(dú)立的兩條信號(hào)線，并且，數(shù)據(jù)允許信號(hào)DEN是高電平有效，系統(tǒng)中需經(jīng)反相后接到數(shù)據(jù)總線收/發(fā)器的使能端；還有一點(diǎn)需要說(shuō)明，在最大模式下，8288輸出的寫信號(hào)有4個(gè)，除了正常寫信號(hào)外，還有提前寫信號(hào)，它比普通的寫信號(hào)超前了一個(gè)時(shí)鐘周期，這樣，速度較慢的設(shè)備或存儲(chǔ)器就可以得到一個(gè)額外的時(shí)鐘周期提前執(zhí)行寫操作。

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

613、中斷操作和時(shí)序

8086/8088有一個(gè)強(qiáng)有力的中斷系統(tǒng)，能處理256種中斷源，每個(gè)中斷源對(duì)應(yīng)一個(gè)中斷類型碼，所以256種中斷對(duì)應(yīng)的中斷類型碼為0~255。CPU響應(yīng)中斷時(shí)，是通過(guò)中斷類型碼取得對(duì)應(yīng)的中斷向量，從而找到中斷服務(wù)程序入口的。由于中斷類型碼也是通過(guò)數(shù)據(jù)總線傳輸?shù)?，因此，響?yīng)中斷的操作也是總線操作。8086/8088的中斷響應(yīng)占用連續(xù)的兩個(gè)總線周期如圖2.19所示。其中前一個(gè)總線周期通知接口準(zhǔn)備好類型碼，后一個(gè)總線周期接口將中斷類型碼通過(guò)數(shù)據(jù)總線傳送給CPU。

2.3.28086/8088的總線操作和時(shí)序（續(xù)）

62圖2.198086的中斷響應(yīng)總線周期

63應(yīng)當(dāng)指出:8088與8086在總線操作上有兩點(diǎn)差別。第一，在最小模式下，用于區(qū)別存儲(chǔ)器讀寫還是I/O讀寫的信號(hào)線不同。8086和8088二者電平正好相反。第二，8088只有8條線為地址/數(shù)據(jù)復(fù)用，因此，A15~A8在每個(gè)總線周期的T1到T4其間都傳送地址信息。

8086與8088的總線操作差別642.48086/8088的存儲(chǔ)器組織和I/O組織2.4.18086/8088的存儲(chǔ)器組織1、存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)構(gòu)

8086/8088CPU有20條地址線，可直接尋址1MB的存儲(chǔ)空間。微機(jī)的存儲(chǔ)器通常按字節(jié)組織排列成一個(gè)個(gè)單元，每個(gè)單元有一個(gè)唯一的地址碼，這稱為存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)構(gòu)。一個(gè)8位的數(shù)據(jù)（稱為一個(gè)字節(jié)—1Byte）存儲(chǔ)一個(gè)16位的數(shù)據(jù)（稱為一個(gè)字—1Word）存儲(chǔ)規(guī)則字，低位字節(jié)放在低偶地址單元，高位字節(jié)放在較高奇地址單元非規(guī)則字，高位字節(jié)放在低偶地址單元，低位字節(jié)放在高奇地址單元

65對(duì)于8086而言，存取一個(gè)規(guī)則字，只需要一個(gè)總線周期，而存取一個(gè)非規(guī)則字，就需要兩個(gè)總線周期才能完成。

8086系統(tǒng)中，1MB的存儲(chǔ)空間實(shí)際上被分成兩個(gè)512KB的存儲(chǔ)體或稱為存儲(chǔ)庫(kù)，分別叫做高位庫(kù)和低位庫(kù)。高位庫(kù)的數(shù)據(jù)線與8086CPU系統(tǒng)的高8位數(shù)據(jù)總線AD15~AD8相連，庫(kù)中每個(gè)單元的地址均為奇數(shù)；低位庫(kù)的數(shù)據(jù)線與8086CPU系統(tǒng)的低8位數(shù)據(jù)總線AD7~AD0相連，庫(kù)中每個(gè)單元的地址均為偶數(shù)。信號(hào)作為高位庫(kù)的選擇信號(hào)接到高位庫(kù)的選擇端；地址線A0作為低位庫(kù)的選擇信號(hào)接到低位庫(kù)的選擇端。如圖2.20所示。所以，高8位數(shù)據(jù)總是對(duì)應(yīng)奇地址，而低8位數(shù)據(jù)總是對(duì)應(yīng)偶地址。

2.4.18086/8088的存儲(chǔ)器組織（續(xù)）

66

圖2.208086存儲(chǔ)器與總線的連接

672、

存儲(chǔ)器的分段

8086/8088系統(tǒng)中1MB的存儲(chǔ)單元按照00000H~FFFFFH來(lái)編址。但CPU的內(nèi)部寄存器都是16位的，顯然用寄存器不能直接對(duì)1M字節(jié)的內(nèi)存空間進(jìn)行尋址，為此引入了分段、物理地址和邏輯地址的概念。1）分段的實(shí)現(xiàn)：

8086/8088中將1MB內(nèi)存分為若干個(gè)段（稱為邏輯段），每個(gè)段最多包含64KB。8086/8088CPU設(shè)置了4個(gè)段寄存器（CS、DS、SS、ES），段的位置不受任何限制，段與段之間可以是連續(xù)的，可以是間斷的，也可以是部分重疊的，甚至可以是完全重疊的。

2.4.18086/8088的存儲(chǔ)器組織（續(xù)）

68圖2.218086/8088的存儲(chǔ)器分段示例

2.4.18086/8088的存儲(chǔ)器組織（續(xù)）

692）實(shí)際地址和邏輯地址：

實(shí)際地址（也稱物理地址）是指CPU和存儲(chǔ)器進(jìn)行數(shù)據(jù)交換時(shí)所用的地址，對(duì)8086/8088來(lái)說(shuō)，是用20位二進(jìn)制或5位十六進(jìn)制表示的地址碼。

2.4.18086/8088的存儲(chǔ)器組織（續(xù)）

邏輯地址是指產(chǎn)生實(shí)際地址所用到的兩個(gè)地址分量：段地址和偏移量，它們都是用無(wú)符號(hào)的16位二進(jìn)制或4位十六進(jìn)制表示的地址碼。段地址就是段寄存器的內(nèi)容，即段起始地址的高16位；偏移量是段內(nèi)某單元相對(duì)于段起始地址的距離。702）實(shí)際地址的形成：

當(dāng)CPU訪問(wèn)任何一個(gè)存儲(chǔ)單元時(shí)，可由下式計(jì)算該單元的實(shí)際地址：實(shí)際地址=段地址×10H+偏移量

這個(gè)地址的計(jì)算工作由CPU內(nèi)部總線接口部件中的20位地址加法器來(lái)完成。如圖2.2所示。例如，某存儲(chǔ)單元的段寄存器內(nèi)容為2400H，段內(nèi)偏移量為0053H，則其實(shí)際地址為：2400H×10H+0053H=24053H

2.4.18086/8088的存儲(chǔ)器組織（續(xù)）

71

CPU與外部設(shè)備之間是通過(guò)I/O接口電路或接口芯片進(jìn)行聯(lián)絡(luò)從而傳遞信息的。每個(gè)接口芯片上都有一個(gè)或幾個(gè)用于寄存信息的寄存器，稱為端口，這些寄存器和存儲(chǔ)單元一樣都有唯一確定的地址，稱為端口地址。

2.4.28086/8088的I/O組織

72統(tǒng)一編址：指將I/O端口地址置于存儲(chǔ)器空間中，和存儲(chǔ)單元統(tǒng)一編址。對(duì)I/O端口有兩種編址方式：

2.4.28086/8088的I/O組織（續(xù)）

覆蓋編址：也稱單獨(dú)編址或獨(dú)立編址。指將I/O端口單獨(dú)編為一個(gè)地址空間，指令系統(tǒng)中設(shè)置專門的輸入/輸出指令。73

Intel8086/8088的I/O端口就是采用覆蓋編址方式，它使用20位地址中的低16位地址A15~A0對(duì)I/O端口進(jìn)行尋址，因此，最多可訪問(wèn)64K個(gè)8位I/O端口或32K個(gè)16位I/O端口，任何兩個(gè)相鄰的8位端口可以組成1個(gè)16位的端口。I/O端口的尋址方式也有兩種：即直接尋址和DX間接尋址方式，詳見指令系統(tǒng)部分。

2.4.28086/8088的I/O組織（續(xù)）

742.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理IBMPC/XT是16位機(jī)時(shí)代最流行的微機(jī)系統(tǒng)，它以Intel8088CPU為核心。

IBMPC/XT微機(jī)系統(tǒng)的硬件是一塊約8.5英寸×12英寸的四層印刷電路板（主機(jī)板）、接口卡及其連接的外部設(shè)備。

75

主板上有四路電源：+12V、-12V、+5V和-5V。主機(jī)板與外部連接包括電源插頭、一個(gè)連接鍵盤的5芯插座及一個(gè)連接揚(yáng)聲器的3針插座。其它外設(shè)均通過(guò)插在主機(jī)板擴(kuò)展槽上的I/O適配器（接口卡）與主機(jī)系統(tǒng)相連。主機(jī)板上有8個(gè)62芯擴(kuò)展槽，分別為J1~J8，當(dāng)系統(tǒng)需要擴(kuò)展時(shí)，可以在任何一個(gè)擴(kuò)展槽上插上相應(yīng)的適配器，如磁盤驅(qū)動(dòng)器適配器、打印機(jī)適配器、串行通信適配器等。IBMPC/XT系統(tǒng)主機(jī)板元器件物理位置簡(jiǎn)化圖見下頁(yè)圖2.22。

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

76圖2.22IBMPC/XT系統(tǒng)主機(jī)板元器件物理位置簡(jiǎn)化圖77

IBMPC/XT系統(tǒng)主板的電路原理框圖如圖2.23所示。圖2.23IBMPC/XT系統(tǒng)主機(jī)板電路原理框圖

78IBMPC/XT系統(tǒng)主機(jī)板上的電路可劃分為四大功能子系統(tǒng)：CPU子系統(tǒng)、I/O接口子系統(tǒng)、存儲(chǔ)器子系統(tǒng)和PC總線子系統(tǒng)。2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

792.5.1

CPU子系統(tǒng)

CPU子系統(tǒng)是整個(gè)機(jī)器系統(tǒng)的控制核心，負(fù)責(zé)管理全部的軟、硬件資源，按規(guī)定時(shí)序完成要求的任務(wù)。它以8088微處理器為核心，配接必要的外圍器件，它們包括時(shí)鐘發(fā)生器8284A、地址鎖存器74LS244、數(shù)據(jù)總線收/發(fā)器74LS245、總線控制器8288，需要時(shí)還可插入?yún)f(xié)處理器8087。

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

802.5.2

I/O接口子系統(tǒng)

I/O接口子系統(tǒng)是CPU子系統(tǒng)與相應(yīng)外設(shè)的界面，它包括以下接口芯片和接口電路。2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

1、接口芯片：

可編程并行接口芯片8255A-5：是一個(gè)具有3個(gè)8位并行端口的芯片，3個(gè)端口的作用分配為：端口A（PORTA）用作讀取鍵盤的掃描碼；端口B（PORTB）用作輸出系統(tǒng)內(nèi)部的一些控制信號(hào)；端口C（PORTC）用作讀取系統(tǒng)配置開關(guān)的狀態(tài)。

8255A-5的外部連接見下頁(yè)圖2.24。

81圖2.248255A-5的外部連接

其中DIP為系統(tǒng)配置開關(guān)，其狀態(tài)位置和系統(tǒng)配置之間的對(duì)應(yīng)關(guān)系如下：82

開關(guān)1：OFF——普通工作方式，ON——循環(huán)自檢方式。

開關(guān)2：OFF——系統(tǒng)中有8087，ON——系統(tǒng)中無(wú)8087。

開關(guān)4開關(guān)3系統(tǒng)板上的RAM容量

ONON64KONOFF128KOFFON192KOFFOFF256K開關(guān)6開關(guān)5顯示器適配板的類型

ONON未插顯示器適配板

ONOFF40×25型的彩色圖形適配板

OFFON80×25型的彩色圖形適配板

OFFOFF單色顯示器適配板開關(guān)8開關(guān)7系統(tǒng)配備軟盤驅(qū)動(dòng)器個(gè)數(shù)

ONON1個(gè)軟盤驅(qū)動(dòng)器

ONOFF2個(gè)軟盤驅(qū)動(dòng)器

OFFON3個(gè)軟盤驅(qū)動(dòng)器

OFFOFF4個(gè)軟盤驅(qū)動(dòng)器83中斷控制器8259A：

可管理8個(gè)中斷源。在IBMPC/XT系統(tǒng)中，8259A用于管理可屏蔽中斷。8個(gè)中斷請(qǐng)求的使用情況如表。

IBMPC/XT系統(tǒng)中，8259A各中斷請(qǐng)求輸入端的使用情況

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

84定時(shí)器/計(jì)數(shù)器8253-5：是一個(gè)含有3個(gè)16位定時(shí)器/計(jì)數(shù)器的集成芯片。這3個(gè)通道的作用分別為：通道0（CH0）：為系統(tǒng)時(shí)鐘提供恒定的時(shí)間基準(zhǔn)；通道1（CH1）：為DMA的CH0產(chǎn)生DRAM刷新的定時(shí)信號(hào)；通道2（CH2）：用作產(chǎn)生揚(yáng)聲器的基音調(diào)。

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

85圖2.258253-5在IBMPC/XT系統(tǒng)中的連接和使用8253-5在IBMPC/XT系統(tǒng)中的連接和使用情況。86DMA控制器8237A-5：

是一片可以管理4個(gè)DMA通道，實(shí)現(xiàn)CPU不干預(yù)的I/O設(shè)備和內(nèi)存之間進(jìn)行直接高速數(shù)據(jù)傳送的大規(guī)模集成電路芯片。4個(gè)通道的作用分配如下：通道0（CH0）：用作DRAM刷新；通道1（CH1）：為用戶保留；通道2（CH2）：給軟盤驅(qū)動(dòng)器使用，控制軟盤與內(nèi)存之間的數(shù)據(jù)傳輸；通道3（CH3）：給硬盤驅(qū)動(dòng)器使用，控制硬盤與內(nèi)存之間的數(shù)據(jù)傳輸。以上接口芯片的片選信號(hào)是由一個(gè)以74LS138為核心的譯碼電路產(chǎn)生的，如下頁(yè)圖2.26所示。

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

87圖2.26接口芯片的譯碼電路

由圖可見，當(dāng)CPU控制總線時(shí)，，若此時(shí)A9=A8=0，則74LS138處于允許狀態(tài)，它根據(jù)地址信號(hào)A7、A6、A5進(jìn)行譯碼，在的某一端輸出一個(gè)低電平信號(hào)，從而選中某一個(gè)接口芯片。地址低5位A4—A0作為對(duì)接口電路內(nèi)部寄存器的選擇信號(hào)。

88IBMPC/XT系統(tǒng)中各接口芯片所對(duì)應(yīng)的端口地址如表2.11所示。表2.11接口芯片所對(duì)應(yīng)的端口地址

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

892、接口電路

IBMPC/XT系統(tǒng)中只有鍵盤和揚(yáng)聲器的接口在主板上，其余外設(shè)均通過(guò)插在擴(kuò)展槽中的適配卡（適配器）與主機(jī)連接?！ゆI盤接口電路：它通過(guò)主板后方的5芯DIN插座與鍵盤相連。該接口每當(dāng)接收到一個(gè)完整的鍵盤掃描碼時(shí)，就通過(guò)中斷控制器8259A的中斷請(qǐng)求端口向CPU發(fā)一次中斷請(qǐng)求，以使CPU執(zhí)行相應(yīng)功能?！P(yáng)聲器接口：在主板上有一個(gè)4芯的連接器（CN8），其中的兩條線是揚(yáng)聲器的連接線，另外兩條與電源指示燈相連。

2.5IBMPC/XT主機(jī)系統(tǒng)結(jié)構(gòu)和工作原理（續(xù)）

90

Intel8086/8088有20位地址線，因此直接尋址空間為1MB。，存儲(chǔ)空間分為3個(gè)區(qū)域：RAM區(qū)、ROM區(qū)和保留區(qū)，如圖2.27所示。2.5.3存儲(chǔ)器子系統(tǒng)圖2.27IBMPC/XT系統(tǒng)的內(nèi)存分配911、RAM存儲(chǔ)區(qū)

IBMPC/XT系統(tǒng)中，RAM最大容量為640KB。系統(tǒng)板上安裝的RAM只有256KB，分為4個(gè)體，每個(gè)體由9片64K×1的動(dòng)態(tài)RAM4164構(gòu)成，其中8片用于組成每個(gè)單元的8位數(shù)據(jù)，第9片是奇偶校驗(yàn)位。系統(tǒng)板上也可以安裝64KB、128KB或192KB的動(dòng)態(tài)RAM，這些變動(dòng)都可以按手冊(cè)規(guī)定通過(guò)對(duì)DIP開關(guān)（SW4、SW3）的設(shè)置和系統(tǒng)板上的跨接線的設(shè)置來(lái)實(shí)現(xiàn)。IBMPC/XT系統(tǒng)板上的RAM結(jié)構(gòu)如下頁(yè)圖2.28所示。

圖2.28中，74LS245為數(shù)據(jù)總線收/發(fā)器，74LS158為4路2選1數(shù)據(jù)選擇器，74S280為奇偶位發(fā)生/校驗(yàn)器，D觸發(fā)器74LS74作為奇偶校驗(yàn)觸發(fā)器。是RAM數(shù)據(jù)選通信號(hào)，和分別為存儲(chǔ)器讀信號(hào)和存儲(chǔ)器寫信號(hào)，是RAM校驗(yàn)允許信號(hào)，ADDRSEL是地址選通信號(hào)。~、~分別為4164的行地址選通和列地址選通信號(hào)，它們由專門的電路產(chǎn)生。

2.5.3存儲(chǔ)器子系統(tǒng)（續(xù)）92圖2.28IBMPC/XT系統(tǒng)板上的RAM結(jié)構(gòu)

932、ROM存儲(chǔ)區(qū)

8086/8088加電后從FFFF0H開始執(zhí)行程序，在