第2講ARM體系結(jié)構(gòu)

第二講ARM體系結(jié)構(gòu)1.嵌入式系統(tǒng)的總體結(jié)構(gòu)2.硬件基礎(chǔ)知識3.什么是ARM？4.ARM處理器功能特點介紹ARM體系結(jié)構(gòu)嵌入式系統(tǒng)組成機械裝置嵌入式微處理器SDRAMROMI/OA/DD/A人機交互接口通用接口實時操作系統(tǒng)(RTOS)圖形用戶接口BSP/HAL（板極支持包/硬件抽象層）任務(wù)管理文件系統(tǒng)應(yīng)用程序嵌入式計算機系統(tǒng)傳感器1傳感器2傳感器N......驅(qū)動器1驅(qū)動器2驅(qū)動器N......硬件層軟件層中間層功能層被控對象1嵌入式系統(tǒng)的總體結(jié)構(gòu)目前所提及的嵌入式系統(tǒng)一般指嵌入式計算機系統(tǒng)，主要包括：硬件層、中間層、系統(tǒng)軟件層和應(yīng)用層4個部分。嵌入式硬件主要包括提供嵌入式計算機正常運行的最小系統(tǒng)（如電源、系統(tǒng)時鐘、復(fù)位電路、存儲器等）、通用I/O口和一些外設(shè)及其它設(shè)備。嵌入式系統(tǒng)中間層又稱嵌入式硬件抽象層，如硬件驅(qū)動程序、系統(tǒng)啟動軟件等；嵌入式系統(tǒng)軟件層為應(yīng)用層提供系統(tǒng)服務(wù)，如操作系統(tǒng)、文件系統(tǒng)、圖形用戶接口等；而應(yīng)用層主要是用戶應(yīng)用程序。硬件層嵌入式系統(tǒng)硬件通常指除被控對象之外的嵌入式系統(tǒng)要完成其功能所具備的各種設(shè)備，由嵌入式處理器、存儲器系統(tǒng)、通用設(shè)備接口（A/D、D/A、I/O等）和一些擴展外設(shè)組成。嵌入式系統(tǒng)的硬件層是以嵌入式處理器為核心的嵌入式系統(tǒng)外設(shè)是指為了實現(xiàn)系統(tǒng)功能而設(shè)計或提供的接口或設(shè)備1嵌入式系統(tǒng)的總體結(jié)構(gòu)中間層

介于硬件層與系統(tǒng)軟件層之間，將硬件的細節(jié)進行屏蔽，便于操作系統(tǒng)調(diào)用，因此稱為為中間層，也稱硬件抽象層（HardwareAbstractLayer,HAL）或板級支持包（BoardSupportPackage）。具有硬件相關(guān)性和操作系統(tǒng)相關(guān)性特點。系統(tǒng)軟件層系統(tǒng)軟件由操作系統(tǒng)（OS）、文件系統(tǒng)（FS）、圖形用戶接口（GUI）、網(wǎng)絡(luò)系統(tǒng)（NM）及通用組件模塊（如TCP/IP協(xié)議包）等組成。1．RTOS是嵌入式應(yīng)用軟件的基礎(chǔ)和開發(fā)平臺2．FS是操作系統(tǒng)用于明確磁盤或分區(qū)上的文件的方法和數(shù)據(jù)結(jié)構(gòu)；即在磁盤上組織文件的方法。3．GUI是GraphicalUserInterface的簡稱，即圖形用戶接口，準確來說GUI就是屏幕產(chǎn)品的視覺體驗和互動操作部分。4．TCP/IP協(xié)議包簡稱IpPack，IPPack是TCP/IP網(wǎng)絡(luò)協(xié)議軟件，通常作為操作系統(tǒng)的一個重要組成部分。功能層功能層又基于系統(tǒng)軟件開發(fā)的應(yīng)用軟件程序組成，用來完成對被控對象的控制功能。直接與最終用戶交互，決定整個產(chǎn)品的成敗，是嵌入式軟件的核心部分，根據(jù)用戶需求定做的。主要包括系統(tǒng)初始化和設(shè)備驅(qū)動程序系統(tǒng)初始化（1）片級初始化：主要完成CPU的初始化，包括設(shè)置CPU的核心寄存器和控制寄存器，CPU核心工作模式以及CPU的局部總線模式等。（2）板級初始化：完成CPU以外的其它硬件設(shè)備的初始化。除此之外，還要設(shè)置某些軟件的數(shù)據(jù)結(jié)構(gòu)和參數(shù)，為隨后的系統(tǒng)級初始化和應(yīng)用程序的運行建立硬件和軟件環(huán)境。（3）系統(tǒng)級初始化：這是一個以軟件初始化為主的過程，主要是進行操作系統(tǒng)初始化。硬件相關(guān)的設(shè)備驅(qū)動程序與系統(tǒng)初始化過程相反，硬件相關(guān)的設(shè)備驅(qū)動程序的初始化和使用通常是一個從高層到底層的過程。與操作系統(tǒng)中通用的設(shè)備驅(qū)動程序關(guān)聯(lián)起來，在應(yīng)用中由通用的設(shè)備驅(qū)動程序調(diào)用，實現(xiàn)對硬件設(shè)備的操作主要從處理器和存儲器進行介紹馮·諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)CISC與RISC影響CPU性能的因素存儲器系統(tǒng)2嵌入式系統(tǒng)硬件基礎(chǔ)知識典型嵌入式系統(tǒng)基本組成－硬件MPU微處理器電源模塊時鐘復(fù)位FlashRAMROMUSBLCDKeyboard外圍電路Other外設(shè)1.微處理器結(jié)構(gòu)

處理器控制單元指令寄存器IR程序計數(shù)器PC控制器

存儲器I/O控制/狀態(tài)程序存儲器數(shù)據(jù)存儲器數(shù)據(jù)通道數(shù)字邏輯單元寄存器R0R1數(shù)據(jù)通道數(shù)字邏輯單元寄存器R0Rn。。。典型的微處理器由控制單元、程序計數(shù)器（PC）、指令寄存器（IR）、數(shù)據(jù)通道、存儲器等組成指令執(zhí)行過程一般分為：取指從存儲器中獲得下一條執(zhí)行的指令讀入指令寄存器PC:程序計數(shù)器,總是指向下一條將要執(zhí)行的指令I(lǐng)R:指令寄存器，用于保持已取得指令譯碼解釋指令，決定指令的執(zhí)行意義執(zhí)行從存儲器向數(shù)據(jù)通道寄存器移動數(shù)據(jù)通過算術(shù)邏輯單元ALU進行數(shù)據(jù)操作存儲從寄存器向存儲器寫數(shù)據(jù)2.處理器指令執(zhí)行過程（1）取指處理器從程序存儲器中取出指令

處理器控制單元IRloadR0,M[500]PC→100控制器

存儲器I/O控制/狀態(tài)loadR0,M[500]100incR1,R0101storeM[501],R110210...500501數(shù)據(jù)通道數(shù)字邏輯單元寄存器R0R1（2）譯碼解釋指令，決定指令的執(zhí)行意義

存儲器

處理器控制單元IRloadR0,M[500]PC→100控制器I/O控制/狀態(tài)loadR0,M[500]100incR1,R0101storeM[501],R110210...500501數(shù)據(jù)通道數(shù)字邏輯單元寄存器R0R1(3)執(zhí)行從存儲器向數(shù)據(jù)通道寄存器移動數(shù)據(jù)

處理器控制單元IRloadR0,M[500]PC→100控制器

存儲器I/O控制/狀態(tài)loadR0,M[500]100incR1,R0101storeM[501],R110210...500501數(shù)據(jù)通道數(shù)字邏輯單元寄存器R0R1(4)存儲將指令執(zhí)行結(jié)構(gòu)保存到存儲器中

處理器控制單元IRloadR0,M[500]PC→100控制器

存儲器I/O控制/狀態(tài)loadR0,M[500]100incR1,R0101storeM[501],R110210...501502數(shù)據(jù)通道數(shù)字邏輯單元寄存器R0R1微處理器的結(jié)構(gòu)體系指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址/數(shù)據(jù)馮·諾依曼體系結(jié)構(gòu)模型（1）按存儲結(jié)構(gòu)分：馮·諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)

馮·諾伊曼結(jié)構(gòu)也稱普林斯頓結(jié)構(gòu)，是一種將程序指令存儲器和數(shù)據(jù)存儲器合并在一起的存儲器結(jié)構(gòu)。處理器，經(jīng)由同一個總線傳輸來訪問程序和數(shù)據(jù)存儲器，程序指令和數(shù)據(jù)的寬度相同。如C51、X86系列、ARM7等

微處理器的結(jié)構(gòu)體系指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器程序存儲器指令0指令1指令2數(shù)據(jù)存儲器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)哈佛體系結(jié)構(gòu)

哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)，目的是為了減輕程序運行時的訪存瓶頸。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。如ARM9、TI的DSP等

微處理器的結(jié)構(gòu)體系按指令類型可分為：復(fù)雜指令集（CISC）處理器和精簡指令集（RISC）處理器

CISC：復(fù)雜指令集（ComplexInstructionSetComputer）具有大量的指令和尋址方式，那么就需要更多的解釋器。8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運行。CISC具有如下顯著特點：(1)

指令格式不固定，指令長度不一致，操作數(shù)可多可少；(2)

尋址方式復(fù)雜多樣，以利于程序的編寫；(3)

采用微程序結(jié)構(gòu)，執(zhí)行每條指令均需完成一個微指令序列；(4)

每條指令需要若干個機器周期才能完成，指令越復(fù)雜，花費的機器周期越多。RISC：精簡指令集（ReducedInstructionSetComputer)指令數(shù)目少，在通道中只包含最有用的指令執(zhí)行時間短，確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計變得更為簡單每條指令都采用標準字長CISC與RISC的區(qū)別從硬件角度來看CISC處理的是不等長指令集，它必須對不等長指令進行分割，因此在執(zhí)行單一指令的時候需要進行較多的處理工作。而RISC執(zhí)行的是等長精簡指令集，CPU在執(zhí)行指令的時候速度較快且性能穩(wěn)定。從軟件角度來看，大型操作系統(tǒng)較適合運行在支持CISC的處理器上。是我們所熟識的DOS、Windows操作系統(tǒng)。而實時操作系統(tǒng)大多運行在支持RISC的處理器上。4提高CPU性能的方法

影響CPU性能的因素：流水線、超標量、緩存和總線。對于任何處理器來說，要提高其效率，在設(shè)計上都是要減少數(shù)據(jù)的等待時間，并且努力減少處理單元的空閑時間。

（1）流水線技術(shù)流水線技術(shù)：也就是將一個任務(wù)分解成為多個連續(xù)的子任務(wù)，在處理前一個子任務(wù)的同時就開始準備下一個子任務(wù)的數(shù)據(jù)并進行子處理器單元的初始化。譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時間AddSubCmp在一些微處理器上，如ARM系列處理器、DSP等，指令實現(xiàn)流水線作業(yè)，指令過程按流水線的數(shù)目來進行劃分。如5級流水線的處理器將指令分5個階段執(zhí)行。（2）超標量執(zhí)行超標量執(zhí)行：就是在處理器內(nèi)部設(shè)置多個平行的處理單元，將多個相互無關(guān)的任務(wù)在這些處理部件中分別進行獨立處理。執(zhí)行1預(yù)取指令CACHE譯碼2譯碼1執(zhí)行2執(zhí)行1預(yù)取譯碼2譯碼1執(zhí)行2流水線1流水線2數(shù)據(jù)（3）高速緩存（CACHE）1、為什么采用高速緩存

微處理器的時鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。2、高速緩存的工作原理

高速緩存是一種小型、快速的存儲器，它保存部分主存內(nèi)容的拷貝。

CPU高速緩存控制器CACHE主存數(shù)據(jù)數(shù)據(jù)地址通常用靜態(tài)RAM來設(shè)計因此，速度快但比較貴通常和處理器同在一個芯片上高速緩存的操作方式:要求對主存儲器進行訪問(讀或?qū)?首先，檢查高速緩存是否有相應(yīng)的拷貝如果有，稱為高速緩存命中——拷貝在緩存中，可以快速訪問如果沒有，稱為高速緩存失誤——拷貝沒在緩存中，需要將該地址及其相鄰的多個地址的數(shù)據(jù)讀入高速緩存（4）高速總線和總線橋CPU低速設(shè)備橋數(shù)據(jù)高速總線存儲器高速設(shè)備低速設(shè)備低速總線處理器信息存儲的字節(jié)順序處理器信息存儲的字節(jié)順序主要分為大端存儲法和小端存儲法大端模式字數(shù)據(jù)的高位字節(jié)存儲在低地址中字數(shù)據(jù)的低字節(jié)則存放在高地址中小端模式低地址中存放字數(shù)據(jù)的低字節(jié)高地址中存放字數(shù)據(jù)的高字節(jié)處理器信息存儲的字節(jié)順序以unsignedintvalue=0x12345678為例，分別看看在兩種字節(jié)序下其存儲情況，我們可以用unsignedcharbuf[4]來表示value：

Big-Endian:低地址存放高位，如下：高地址

---------------

buf[3](0x78)--低位

buf[2](0x56)

buf[1](0x34)

buf[0](0x12)--高位

---------------

低地址Little-Endian:低地址存放低位，如下：高地址

---------------

buf[3](0x12)--高位

buf[2](0x34)

buf[1](0x56)

buf[0](0x78)--低位

--------------

低地址存儲器系統(tǒng)1．存儲器的分類按存儲介質(zhì)分類半導體存儲器、磁表面存儲器、光表面存儲器按存儲器的讀寫功能分類只讀存儲器（ROM）、隨機存儲器(RAM）按在微機系統(tǒng)中的作用分類主存儲器、輔助存儲器、高速緩沖存儲器CPU內(nèi)部寄存器高速緩存片外高速存儲器（SRAM、SDRAM、DRAM）主存儲器（FLASH、EEPROM、硬磁盤）外部存儲器(磁盤、光盤、CF卡、SD卡)遠程二級存儲器(分布式文件系統(tǒng)、WEB服務(wù)器)2.存儲器系統(tǒng)的層次結(jié)構(gòu)為了解決CPU與主存儲器速度差所采取的措施有：（1）CPU內(nèi)部設(shè)置多個通用寄存器（2）采用多存儲模塊交叉存?。?）采用高速緩沖存儲器（Cache）2.2.3處理器輸入輸出接口

輸入輸出接口又稱I/O接口，它是主機與外圍設(shè)備之間交互信息的連接口，它在主機和外圍設(shè)備之間的信息交換中起著橋梁和紐帶作用。1．I/O接口與CPU交換的信息類型輸入輸出通道與CPU交換的信息類型有三種：（1）數(shù)據(jù)信息：反映生產(chǎn)現(xiàn)場的參數(shù)及狀態(tài)的信息，它包括數(shù)字量、開關(guān)量和模擬量。（2）狀態(tài)信息：又叫做應(yīng)答信息、握手信息，它反映過程通道的狀態(tài)，如準備就緒信號等。（3）控制信息：用來控制過程通道的啟動和停止等信息，如三態(tài)門的打開和關(guān)閉、觸發(fā)器的啟動等。2．I/O的編址方式由于計算機系統(tǒng)一般都有多個過程輸入輸出通道，因此需對每一個輸入輸出通道安排地址。I/O口編址方式有兩種：（1）I/O與存儲器統(tǒng)一編址方式這種編址方式又稱存儲器映像方式，它從存貯器空間劃出一部分地址空間給過程通道，把過程通道的端口當作存貯單元一樣進行訪問，對I/O端口進行輸入輸出操作跟對存儲單元進行讀寫操作方式相同，只是地址不同。（2）I/O與存儲器獨立編址方式這種編址方式將過程通道的端口地址單獨編址，有自己獨立的過程通道地址空間，而不占用存儲器地址空間。不同編址方式的優(yōu)缺點獨立編址(1)優(yōu)點：I/O端口的地址碼較短，譯碼電路簡單，存儲器同I/O端口的操作指令不同，程序比較清晰；存儲器和I/O端口的控制結(jié)構(gòu)相互獨立，可以分別設(shè)計。

(2)缺點：需要有專用的I/O指令，程序設(shè)計的靈活性較差

統(tǒng)一

編址(1)優(yōu)點：不需要專用的I/O指令，任何對存儲器數(shù)據(jù)進行操作的指令都可用于I/O端口的數(shù)據(jù)操作，程序設(shè)計比較靈活；由于I/O端口的地址空間是內(nèi)存空間的一部分，這樣，I/O端口的地址空間可大可小，從而使外設(shè)的數(shù)量幾乎不受限制

(2)缺點：I/O端口占用了內(nèi)存空間的一部分，影響了系統(tǒng)的內(nèi)存容量；訪問I/O端口也要同訪問內(nèi)存一樣，由于內(nèi)存地址較長，導致執(zhí)行時間增加

例如USBUSB：UniversalSerialBus，通用串行總線大家生活中常見的與USB有關(guān)的東西有：U盤、移動硬盤、無驅(qū)型的MP3（U盤）USB接口的鍵盤、Mouse、打印機、數(shù)碼相機……即插即用，熱插撥，系統(tǒng)不需重啟便可工作，且易于擴展（127個）USB2.0以低成本實現(xiàn)高達480Mb/s的傳輸率（USB1.1的全速設(shè)備可達12Mb/s）接口標準統(tǒng)一、端口供電一個典型的USB通訊系統(tǒng)HOST系統(tǒng)HUBDEVICEDDEVICE應(yīng)用軟件+驅(qū)動程序Ms.Win+接口芯片HUBU盤其他數(shù)據(jù)采集器驅(qū)動代碼+嵌入式處理器+HOST芯片HUBU盤其他數(shù)據(jù)采集器通用系統(tǒng)模型PC機中的情況嵌入式系統(tǒng)應(yīng)用嵌入式處理器分類

嵌入式處理器是嵌入式系統(tǒng)的核心，是控制、輔助系統(tǒng)運行的硬件單元。范圍極其廣闊，從最初的４位處理器，目前仍在大規(guī)模應(yīng)用的８位單片機，到最新的受到廣泛青睞的32位，64位嵌入式CPU。嵌入式處理器主要包括以下幾類。（1）嵌入式微控制器（2）嵌入式DSP處理器（3）嵌入式微處理器（4）嵌入式片上系統(tǒng)(SystemOnChip)（1）嵌入式微控制器嵌入式微控制器的典型代表是單片機，這種８位的電子器件目前在嵌入式設(shè)備中仍然有著極其廣泛的應(yīng)用。單片機芯片內(nèi)部集成ROM、RAM、總線、總線邏輯、定時/計數(shù)器、看門狗、I/O、串行口、脈寬調(diào)制(PWM)輸出、A/D、D/A、FlashR0M、EEPROM等各種必要功能和外設(shè)。嵌入式微控制器微控制器的最大特點是單片化，體積大大減小，從而使功耗和成本下降、可靠性提高。微控制器是目前嵌入式系統(tǒng)工業(yè)的主流。微控制器的片上外設(shè)資源一般比較豐富，適合于控制，因此稱為微控制器。（2）嵌入式DSP處理器DSP處理器是專門用于信號處理方面的處理器，其在系統(tǒng)結(jié)構(gòu)和指令算法方面進行了特殊設(shè)計，在數(shù)字濾波、FFT、頻譜分析等各種儀器上DSP獲得了大規(guī)模的應(yīng)用。DSP的理論算法在70年代就已經(jīng)出現(xiàn)，但是由于專門的DSP處理器還未出現(xiàn)，所以這種理論算法只能通過MPU等由分立元件實現(xiàn)。1982年世界上誕生了首枚DSP芯片。在語音合成和編碼解碼器中得到了廣泛應(yīng)用。DSP的運算速度進一步提高，應(yīng)用領(lǐng)域也從上述范圍擴大到了通信和計算機方面。目前最為廣泛應(yīng)用的嵌入式DSP處理器是TI的TMS320C2000/C5000系列，另外如Intel的MCS-296和Siemens的TriCore也有各自的應(yīng)用范圍。MPU嵌入式微處理器是由通用計算機中的CPU演變而來的。與計算機處理器不同的是，在實際嵌入式應(yīng)用中，只保留和嵌入式應(yīng)用緊密相關(guān)的功能硬件，去除其他的冗余功能部分，這樣就以最低的功耗和資源實現(xiàn)嵌入式應(yīng)用的特殊要求。（3）嵌入式微處理器（MicroProcessorUnit)嵌入式微處理器和工業(yè)控制計算機相比，嵌入式微處理器具有體積小、重量輕、成本低、可靠性高的優(yōu)點。目前主要的嵌入式處理器類型有Am186/88、386EX、SC-400、PowerPC、68000、MIPS、ARM/StrongARM系列等SoC(SystemonChip)，就是把整個電子系統(tǒng)功能全部集成到一塊集成電路里面,SoC嵌入式系統(tǒng)微處理器就是一種電路系統(tǒng)。它結(jié)合了許多功能區(qū)塊，將功能做在一個芯片上，像是ARMRISC、MIPSRISC、DSP或是其他的微處理器核心，加上通信的接口單元，像是通用串行端口（USB）、TCP/IP通信單元、GPRS通信接口、GSM通信接口、IEEE1394、藍牙模塊接口等等，這些單元以往都是依照各單元的功能做成一個個獨立的處理芯片。（4）嵌入式片上系統(tǒng)(SystemOnChip)SoC是追求產(chǎn)品系統(tǒng)最大包容的集成器件，SoC最大的特點是成功實現(xiàn)了軟硬件無縫結(jié)合，直接在處理器片內(nèi)嵌入操作系統(tǒng)的代碼模塊。運用VHDL等硬件描述語言不需要再像傳統(tǒng)的系統(tǒng)設(shè)計一樣，繪制龐大復(fù)雜的電路板，一點點的連接焊制，只需要使用精確的語言，綜合時序設(shè)計直接在器件庫中調(diào)用各種通用處理器的標準，然后通過仿真之后就可以直接交付芯片廠商進行生產(chǎn)。也可以采用FPGA來實現(xiàn)SoC功能由于SoC往往是專用的，所以大部分都不為用戶所知，如Philips的SmartXA。Siemens的TriCore，Motorola的M-Core，某些ARM系列器件，Echelon和Motorola聯(lián)合研制的Neuron(神經(jīng)元)芯片等。SoC芯片也將在聲音、圖像、影視、網(wǎng)絡(luò)及系統(tǒng)邏輯等應(yīng)用領(lǐng)域中發(fā)揮重要作用。

SoC嵌入式系統(tǒng)微處理器所具有的其他的好處可以分為下列幾點：利用改變內(nèi)部工作電壓，降低芯片功耗。減少芯片對外管腳數(shù)，簡化制造過程。減少外圍驅(qū)動接口單元及電路板之間的信號傳遞，可以加快微處理器數(shù)據(jù)處理的速度。內(nèi)嵌的線路可以避免外部電路板在信號傳遞時所造成系統(tǒng)雜訊。新的發(fā)展方向：SoCASICCoreMemoryEmbeddedProcessorCoreAnalogFunctionsCommunicationSensorInterface多核處理器CMP（Chipmultiprocessors）

多核處理器主要具有以下幾個顯著的優(yōu)點：控制邏輯簡單：相對超標量微處理器結(jié)構(gòu)，單芯片多處理器結(jié)構(gòu)的控制邏輯復(fù)雜性要明顯低很多。高主頻：由于單芯片多處理器結(jié)構(gòu)的控制邏輯相對簡單，包含極少的全局信號，因此線延遲對其影響比較小，因此，在同等工藝條件下，單芯片多處理器的硬件實現(xiàn)要獲得比超標量微處理器和超長指令字微處理器更高的工作頻率。多核處理器CMP（Chipmultiprocessors）低通信延遲：由于多個處理器集成在一塊芯片上，且采用共享Cache或者內(nèi)存的方式，多線程的通信延遲會明顯降低，這樣也對存儲系統(tǒng)提出了更高的要求。低功耗：通過動態(tài)調(diào)節(jié)電壓/頻率、負載優(yōu)化分布等，可有效降低CMP（Chipmultiprocessors）功耗。設(shè)計和驗證周期短：微處理器廠商一般采用現(xiàn)有的成熟單核處理器作為處理器核心，從而可縮短設(shè)計和驗證周期，節(jié)省研發(fā)成本。多核處理器主要包括兩類：同構(gòu)多核處理器和異構(gòu)多核處理器。同構(gòu)多核處理器是集成多個相同的處理器核在一個芯片上，這種處理器能很好地實現(xiàn)一個任務(wù)在不同處理器核上的并行執(zhí)行。異構(gòu)多核處理器是集成不同構(gòu)架的處理器到一塊芯片上，用于滿足不同應(yīng)用的需要，可以實現(xiàn)多個任務(wù)在不同處理器核上的并行處理。在嵌入式系統(tǒng)中，異構(gòu)多核處理器比同構(gòu)多核處理器應(yīng)用更為廣泛。如TI的OMAP系列、達芬奇系列，IBM的Cell系列處理器等。3

ARM處理器概述ARM——AdvancedRISCMachinesARM——32位RISC結(jié)構(gòu)IP核提供商（IntellectualPropertycore）

ARM即AdvancedRISCMachines的縮寫。1985年4月26日，第一個ARM原型在英國劍橋的Acorn計算機有限公司誕生。20世紀80年代后期，ARM很快開發(fā)成Acorn的臺式機產(chǎn)品，形成英國的計算機教育基礎(chǔ)。1990年成立了AdvancedRISCMachinesLimited。20世紀90年代，ARM32位嵌人式RISC（ReducedInstructionSetComputer）處理器擴展到世界范圍，占據(jù)了低功耗、低成本和高性能的嵌入式系統(tǒng)應(yīng)用領(lǐng)域的領(lǐng)先地位。ARM的發(fā)展歷程-132位RISC處理器受到青睞，領(lǐng)先的是ARM嵌入式微處理器系列.ARM公司雖然只成立20多年，但在1999年因移動電話火爆市場，其32位RISC處理器占市場份額超過了50%，2001年初，ARM公司的32位RISC處理器市場占有率超過了75%。ARM公司是知識產(chǎn)權(quán)供應(yīng)商，是設(shè)計公司。由合作伙伴公司來生產(chǎn)各具特色的芯片。ARM的發(fā)展歷程-21991-ARM推出第一款RISC嵌入式微處理器核ARM61993-ARM推出

ARM7核1995–ARM的Thumb擴展指令集結(jié)構(gòu)為16位系統(tǒng)增加了32位的性能,提供業(yè)界領(lǐng)先的代碼密度ARM的發(fā)展歷程-3ARM的發(fā)展歷程-4ARM處理器的3大特點如下：小體積、低功耗、成本低、高性能；16位/32位雙指令集；全球眾多的合作伙伴。ARM處理器系列提供的解決方案包括：在無線、消費電子和圖像應(yīng)用方面的開放平臺；存儲、自動化、工業(yè)和網(wǎng)絡(luò)應(yīng)用的嵌入式實時系統(tǒng)智能卡和SIM卡的安全應(yīng)用。ARM處理器的特點ARM體系結(jié)構(gòu)版本

-1Version1(obsolete)基本數(shù)據(jù)處理字節(jié),字以及多字load/store軟件中斷26bit地址總線Version2(obsolete)Multiply&Multiply-accumulate支持協(xié)處理器支持線程同步26bit地址總線ARM體系結(jié)構(gòu)版本

-2V3版本推出32位尋址能力,結(jié)構(gòu)擴展變化為T—16位壓縮指令集M—增強型乘法器,產(chǎn)生全64位結(jié)果(32X3264or32X32+6464)V4版本增加了半字load和store指令V5版本改進了ARM和Thumb之間的交互,結(jié)構(gòu)擴展變化為:E--增強型DSP指令集,包括全部算法操作和16位乘法操作J--支持新的JAVA,提供字節(jié)代碼執(zhí)行的硬件和優(yōu)化軟件加速功能ARM體系結(jié)構(gòu)更新ARM微處理器的應(yīng)用領(lǐng)域工業(yè)控制領(lǐng)域無線通訊領(lǐng)域網(wǎng)絡(luò)應(yīng)用消費電子產(chǎn)品成像和安全產(chǎn)品

在ARM處理器內(nèi)核中有多個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的不同要求來配置生產(chǎn)。這些模塊分別用T、D、M、I、E、J、S等來表示，這些模塊一般從處理器的內(nèi)核版本上可以區(qū)分出來。T：表示支持Thumb指令，說明該內(nèi)核可從16位Thumb指令集擴充到32位ARM指令集。D：表示支持Debug，說明該內(nèi)核中放置了用于調(diào)試的結(jié)構(gòu)，通常它為一個邊界掃描鏈JTAG，可使CPU進入調(diào)試模式，從而方便地進行斷點設(shè)置、單步調(diào)試。M：表示Multiplier，說明處理器內(nèi)部帶有8位乘法器。I：表示EmbeddedICELogic，用于實現(xiàn)斷點觀測及變量觀測的邏輯電路部分，其中的TAP控制器可接入到邊界掃描鏈。除了以上一些特性外，ARM處理器內(nèi)核中還有一些處理器內(nèi)核帶EJ-S模塊。E：表示DSPEnhancement，即增加了前導零處理和飽和運算等一些常用的DSP運算指令，極大地改善音、視頻處理程序的性能。J：表示JazelleDBX（DirectBytecodeeXecution），這是ARM公司推出的Java加速解決方案。Jazelle不是一個簡單的加速硬件，它是融入于處理器流水線之中的一項專門針對Java指令執(zhí)行的硬件功能，使得CPU可以直接接收一部分Java指令，并加以譯碼執(zhí)行。4.1.2ARM內(nèi)核種類分類1.ARM7系列ARM7處理器采用了ARMV4T（馮·諾依曼）體系結(jié)構(gòu)分為三級流水,空間統(tǒng)一的指令與數(shù)據(jù)Cache,平均功耗為0.6mW/MHz,時鐘速度為66MHz,每條指令平均執(zhí)行1.9個時鐘周期。其中的ARM710,ARM720和ARM740為內(nèi)帶Cache的ARM核。ARM7體系結(jié)構(gòu)是小型、快速、低能耗、集成式的RISC內(nèi)核結(jié)構(gòu)。該產(chǎn)品的典型用途是數(shù)字蜂窩電話和硬盤驅(qū)動器主流的ARM7內(nèi)核是ARM7TDMI、ARM7TDMI-S、ARM7EJ-S、ARM720T常用的有Samsung公司的S3C44BOX與S3C4510處理器、Atmel公司的AT91FR40162系列處理器、Cirrus公司的EP73xx系列等2.ARM9系列ARM9處理器采用ARMV4T（哈佛）體系結(jié)構(gòu)ARM9采用五級流水處理及分離的Cache結(jié)構(gòu)，平均功耗為0.7mW/MHz。時鐘速度為120MHz~200MHz，每條指令平均執(zhí)行1.5個時鐘周期與ARM7處理器系列相似，其中的ARM920、ARM940和ARM9E處理器均為含有Cache的CPU核，性能為132MIPS（120MHz時鐘，3.3V供電）或220MIPS（200MHz時鐘）常用于無線設(shè)備、儀器儀表、聯(lián)網(wǎng)設(shè)備、機頂盒設(shè)備、高端打印機及數(shù)碼相機應(yīng)用中主流的ARM9內(nèi)核是ARM920T、ARM922T、ARM940Samsung公司的S3C2510、S3C2410，Cirrus公司