數(shù)字集成電路電路設(shè)計(jì)

鄧軍勇djy@.c2章電路圖基礎(chǔ)CMOS集成電路版圖--概念、方法與工具2/6/20231第2章電路圖基礎(chǔ)2.42.5MOS晶體管傳輸門邏輯門理解電路圖的連接關(guān)系基本電學(xué)定律2/6/202322.1MOS晶體管CMOS導(dǎo)通條件閾值損失2/6/202332.1MOSFETStructure2/6/20234MOSFETStructure2/6/20235NMOSandPMOSwithWell2/6/20236導(dǎo)通條件2/6/20237NMOS單管開關(guān)2/6/20238PMOS單管開關(guān)2/6/20239CMOS開關(guān)RETURN2/6/2023102.2邏輯門（Gate）邏輯門可以直接或者組合形成布爾邏輯函數(shù)。幾乎任何布爾邏輯都可以由單個(gè)邏輯門實(shí)現(xiàn)，但通常并不這樣做。反相器與非門或非門復(fù)合邏輯門2/6/2023112.2.1反相器inOut01102/6/2023122.2.2兩輸入與非門（NAND2）In1In2Out0010111011102/6/2023132.2.3兩輸入或非門（NOR2）In1In2Out0010101001102/6/2023142.2.4CMOS復(fù)合邏輯門同一個(gè)組合邏輯可以用不同的電路來實(shí)現(xiàn)設(shè)計(jì)原則包含的門數(shù)及管數(shù)盡可能的少門的連接關(guān)系盡量簡(jiǎn)單多用反相門（NAND、NOR等），少用同相門（AND、OR等）設(shè)計(jì)目標(biāo)減少芯片面積→降低芯片成本縮短互連線→提高傳輸速度2/6/2023152.2.4CMOS復(fù)合邏輯門2/6/2023162.2.4CMOS復(fù)合邏輯門P管：并與串或N管：串與并或S1S2VDDY2/6/2023172.2.4CMOS復(fù)合邏輯門2/6/2023182.2.4CMOS復(fù)合邏輯門2/6/2023192.2.4CMOS復(fù)合邏輯門異或門同或門2/6/2023202.3傳輸門ABOUT00弱001010X11000101110X11弱1IN00001111應(yīng)用多路選擇器異或門、同或門運(yùn)算電路（如加法器）時(shí)序部件2/6/2023212.3利用傳輸門實(shí)現(xiàn)異或邏輯2/6/202322鏡像電路實(shí)現(xiàn)XOR的鏡像電路2/6/202323鏡像電路實(shí)現(xiàn)XOR的鏡像電路電路對(duì)稱版圖結(jié)構(gòu)對(duì)稱2/6/202324鏡像電路實(shí)現(xiàn)XNOR的鏡像電路鏡像電路實(shí)現(xiàn)2/6/202325準(zhǔn)nMOS電路準(zhǔn)nMOS結(jié)構(gòu)nMOS

邏輯電路用1個(gè)pFET為負(fù)載2/6/202326準(zhǔn)nMOS電路準(zhǔn)nMOS反相器:輸出低電平2/6/202327準(zhǔn)nMOS電路準(zhǔn)nMOS反相器:實(shí)例2/6/202328準(zhǔn)nMOS電路準(zhǔn)nMOSNAND2/NOR22/6/202329準(zhǔn)nMOS電路準(zhǔn)nMOS

AOI2/6/202330準(zhǔn)nMOS電路準(zhǔn)nMOS特點(diǎn)優(yōu)點(diǎn)電路簡(jiǎn)單，需要FET數(shù)少，占用芯片面積少

CMOS門：N個(gè)輸入需要2N個(gè)FET

準(zhǔn)nMOS門：N個(gè)輸入需要N+1個(gè)FET適用于版圖面積受限或者扇入很大或者速度要求較快的場(chǎng)合缺點(diǎn)低電平VOL與pFET和nFET的尺寸比有關(guān)（有比邏輯）存在靜態(tài)功耗（輸出低電平時(shí)，pFET與PDN形成導(dǎo)電通道）2/6/202331動(dòng)態(tài)CMOS電路基本結(jié)構(gòu)預(yù)充電管:提供輸出高電平時(shí)鐘信號(hào)：控制電路的工作并實(shí)現(xiàn)同步求值控制管:保證預(yù)充電期間無靜態(tài)功耗實(shí)現(xiàn)邏輯操作輸出電容：包括結(jié)電容、扇出門輸入電容和布線電容，保持預(yù)充電電平2/6/202332動(dòng)態(tài)CMOS電路版圖:NAND32/6/202333動(dòng)態(tài)CMOS電路（存在的問題）1、輸入變量只能在預(yù)充電期間變化，在求值階段必須保持穩(wěn)定

時(shí)鐘上升沿前：Ma、Mb均截止，CL上電荷充滿，以保持其高電平

時(shí)鐘上升沿后：Ma導(dǎo)通，Mb截止，CL上的電荷在CL和CA間重新分配，使Vout有所下降電荷分享（Chargesharing）FET之間的寄生電容與負(fù)載電容分享放電電荷和充電電荷，導(dǎo)致輸出電壓衰減2、電荷分享（Chargesharing）2/6/202334動(dòng)態(tài)CMOS（存在的問題）動(dòng)態(tài)CMOS門的輸入若出現(xiàn)1→0的翻轉(zhuǎn)，就會(huì)導(dǎo)致預(yù)充電電荷的損失要避免這種損失，應(yīng)使動(dòng)態(tài)CMOS門在求值時(shí)只出現(xiàn)0→1的翻轉(zhuǎn)，方法是在預(yù)充電期間置所有的輸入為0在動(dòng)態(tài)CMOS單元之間加1個(gè)反相器（多米諾單元）3、多級(jí)不能直接級(jí)聯(lián)2/6/202335多米諾邏輯多米諾邏輯單元構(gòu)成基本動(dòng)態(tài)邏輯靜態(tài)反相器2/6/202336多米諾邏輯基本邏輯門多米諾邏輯門實(shí)例2/6/202337多米諾邏輯邏輯鏈構(gòu)成2/6/202338多米諾邏輯名稱由來只有當(dāng)所有前級(jí)的電平轉(zhuǎn)換已完成，本級(jí)才會(huì)有動(dòng)作。預(yù)充電求值2/6/202339C2MOS電路C2MOS:時(shí)鐘控制CMOS電路nFET靜態(tài)邏輯電路pFET靜態(tài)邏輯電路三態(tài)輸出控制2/6/202340C2MOS電路三態(tài)反相器2/6/202341C2MOS電路C2MOS門電路使tr↑使tf↑2/6/202342C2MOS電路C2MOS門:版圖2/6/202343C2MOS電路C2MOS門:特點(diǎn)C2MOS的作用通過控制邏輯門的內(nèi)部操作，同步通過邏輯鏈的數(shù)據(jù)流C2MOS的不足高阻態(tài)下，電荷泄漏→Vout不能永久保持，其保持時(shí)間必須>時(shí)鐘周期→時(shí)鐘頻率f>fminVout衰減的原因：電荷泄漏、亞閾值電流等2/6/202344D鎖存器電路(傳輸門實(shí)現(xiàn)二選一)QDclkclk!clk!clkclkinputsampled(transparentmode)feedback(holdmode)clk012/6/202345基于二選一電路的D鎖存器正時(shí)鐘Latch負(fù)時(shí)鐘LatchQ=!clk&Q|clk&DQ=clk&Q|!clk&DQDclk01反饋clk為低時(shí)輸出等于輸入clk為高時(shí)輸出等于輸入QDclk10反饋將反饋環(huán)路斷開實(shí)現(xiàn)輸入采樣2/6/202346主從D觸發(fā)器MasterQMD01Q10SlaveQMDclk01Qclk10SlaveMasterclkQMQDclkDFFQDclk=0transparent

holdclk=01hold

transparent2/6/2023472.4理解電路圖連接關(guān)系RETURN2/6/2023482.5回顧電學(xué)基本定律2.5.1歐姆定律2.5.2Kirchhoff定律Kirchhoff電流定律Kirchhoff電壓定律2.5.3電阻2.5.4電容2.5.5延時(shí)計(jì)算2/6/2023492.5.1歐姆定律V=I×RMOS管等效電阻2/6/2023502.5.2Kirchhoff定律Kirchhoff定律Kirchhoff電流定律：流入任一電學(xué)節(jié)點(diǎn)的電流的代數(shù)和為零；

或者，流入節(jié)點(diǎn)的電流總和等于流出節(jié)點(diǎn)的電流總和。Kirchhoff電壓定律：在一個(gè)閉環(huán)回路中的電壓降之和等于該電路外加總電壓，即，輸入電壓總量等于電路中所有的電壓降。2/6/2023512.5.3電阻電阻即導(dǎo)體導(dǎo)電的阻力（能力）。在IC設(shè)計(jì)中約定，導(dǎo)電層的電阻值計(jì)算用每“平方面積”的阻值來表示?！捌椒矫娣e”定義為導(dǎo)體長(zhǎng)度等于寬度時(shí)的面積。ρ是導(dǎo)體層的電阻率，單位是Ω/□，l是長(zhǎng)度，w是導(dǎo)體的寬度。2/6/2023522.5.4電容電容是在指定節(jié)點(diǎn)和參考節(jié)點(diǎn)之間每單位電壓一個(gè)物體或?qū)w所能支持的電荷總量。