第5章TMS320C54x的引腳功能、流水線結(jié)構(gòu)和外部總線結(jié)構(gòu)

第5章TMS320C54x的引腳功能、流水線結(jié)構(gòu)和外部總線結(jié)構(gòu)5.1TMS320C54x的引腳和信號(hào)說(shuō)明5.2流水線結(jié)構(gòu)5.3外部總線結(jié)構(gòu)5.1TMS320C54x的引腳和信號(hào)說(shuō)明TMS320C54xDSP基本上都采用超薄的塑料或陶瓷四方扁平封裝(TQFP)，也有其他封裝形式。圖5-1所示是TMS320C541的引腳圖。本節(jié)重點(diǎn)描述TMS320C541芯片的引腳功能。圖5-1TMS320C541的引腳圖

TMS320C5402引腳：電源引腳時(shí)鐘引腳

控制引腳地址和數(shù)據(jù)引腳串行口引腳主機(jī)接口引腳通用I/O引腳測(cè)試引腳4．振蕩器及定時(shí)信號(hào)CLKOUT、TOUT：主時(shí)鐘輸出信號(hào)、定時(shí)器輸出信號(hào)。CLKMD1～CLKMD3：3個(gè)外部/內(nèi)部時(shí)鐘工作方式輸入信號(hào)，可以預(yù)置DSP的時(shí)鐘比。X2/CLKIN、X1：晶振到內(nèi)部振蕩器的輸入引腳、內(nèi)部振蕩器到外部晶振的輸出引腳。5．主機(jī)接口(HPI)信號(hào)(TMS320C542/545/548等具有)HD0～HD7：HPI雙向并行數(shù)據(jù)總線。HCNTL0、HCNTL1：HPI控制信號(hào)。HBIL：HPI字節(jié)確認(rèn)輸入。6．串口信號(hào)CLKR0、CLKR1：接收時(shí)鐘。CLKX0、CLKX1：發(fā)送時(shí)鐘。DR0、DR1：串行口數(shù)據(jù)接收端。DX0、DX1：串行口數(shù)據(jù)發(fā)送端。FSR0、FSR1：用于接收輸入的幀同步脈沖。FSX0、FSX1：用于發(fā)送的幀同步脈沖。7．電源信號(hào)CVDD、DVDD、VSS：CPU內(nèi)核電源電壓、I/O引腳的電源電壓和器件地。8．IEEE1149.1測(cè)試引腳5.2流水線結(jié)構(gòu)1．流水線概述指令流水線包括執(zhí)行指令時(shí)發(fā)生的一系列總線操作。TMS320C54x的流水線有6個(gè)獨(dú)立的階段：程序預(yù)取指、取指、指令譯碼、尋址、讀和執(zhí)行指令。由于這6個(gè)階段是獨(dú)立的，因此這些操作有可能重疊。在任意給定的周期里，可能有1～6條不同的指令是激活的，每一條指令都處于不同的階段。圖5-2說(shuō)明了對(duì)于單字、單周期指令，在沒(méi)有等待狀態(tài)情況下6級(jí)流水線的操作。圖5-26級(jí)流水線的操作圖5-26級(jí)流水線的操作這6級(jí)流水線的功能如下：預(yù)取指(Prefetch)：將所要取指的地址放在程序地址總線(PAB)上。取指(Fetch)：從程序總線(PB)上取指令字，并裝入指令寄存器(IR)。譯碼(Decode)：對(duì)IR中的內(nèi)容譯碼，產(chǎn)生執(zhí)行指令所需要的一系列控制信號(hào)。尋址(Access)：數(shù)據(jù)地址產(chǎn)生單元(DAGEN)在數(shù)據(jù)地址總線(DAB)上輸出讀操作數(shù)的地址。如果還需要第二個(gè)操作數(shù)，則在另一個(gè)數(shù)據(jù)地址總線(CAB)上也裝入適當(dāng)?shù)牡刂罚瑫r(shí)更新間接尋址方式中的輔助寄存器和堆棧指針(SP)。讀(Read)：從數(shù)據(jù)總線(DB)和控制總線(CB)上讀操作數(shù)。執(zhí)行(Execute)：從數(shù)據(jù)總線(EB)上寫(xiě)數(shù)據(jù)。6條單字、單周期指令的流水線操作如圖5-3所示。圖5-36條指令的流水線的操作’C54x存儲(chǔ)器操作情況：①執(zhí)行讀單操作數(shù)指令

例如：LD*AR1，A；單周期指令，讀單操作數(shù)

通過(guò)DB讀出數(shù)據(jù)讀地址加載DAB通過(guò)IR

指令譯碼通過(guò)PB讀取指令加載PAB執(zhí)行/寫(xiě)數(shù)讀數(shù)R尋址A譯碼D取指F預(yù)取指P②執(zhí)行讀雙操作數(shù)指令

例如：MAC*AR2+，*AR3，A；單周期指令，

讀雙操作數(shù)

通過(guò)DB和CB讀出數(shù)據(jù)讀地址加載DAB和CAB通過(guò)IR

指令譯碼通過(guò)PB讀取指令加載PAB執(zhí)行/寫(xiě)數(shù)讀數(shù)R尋址A譯碼D取指F預(yù)取指P*存儲(chǔ)器的流水線操作

內(nèi)部存儲(chǔ)器雙尋址存儲(chǔ)器DARAM單尋址存儲(chǔ)器讀寫(xiě)存儲(chǔ)器SARAM只讀存儲(chǔ)器ROM

存儲(chǔ)器的流水線操作：

①雙尋址存儲(chǔ)器的流水線操作

②

單尋址存儲(chǔ)器的流水線操作

2.雙尋址存儲(chǔ)器的流水線操作

DARAM分成若干個(gè)獨(dú)立的存儲(chǔ)器塊，CPU可以在單個(gè)周期內(nèi)對(duì)其訪問(wèn)2次。

①在單個(gè)周期內(nèi)允許同時(shí)訪問(wèn)不同的DARAM塊；

②CPU同時(shí)處理兩條指令訪問(wèn)不同的存儲(chǔ)塊；

③處于流水線不同階段的兩條指令，可以同時(shí)訪問(wèn)同一個(gè)存儲(chǔ)塊。

表5-1訪問(wèn)DARAM塊操作類型訪問(wèn)時(shí)間利用PAB/PB取指前半周期利用DAB/DB讀取第一個(gè)數(shù)據(jù)前半周期利用CAB/CB讀取第二個(gè)數(shù)據(jù)后半周期利用EAB/EB寫(xiě)數(shù)據(jù)后半周期DARAM的半周期尋址圖①取指令操作

預(yù)取指P取指F譯碼D尋址A讀數(shù)R執(zhí)行E讀PB

在T2的前半周期，利用PB線進(jìn)行讀指令操作。②讀單操作數(shù)操作

預(yù)取指P取指F譯碼D尋址A讀數(shù)R執(zhí)行E讀DB

在T5的前半周期，利用DB線進(jìn)行讀存儲(chǔ)器操作。DARAM的半周期尋址圖③讀雙操作數(shù)操作

預(yù)取指P取指F譯碼D尋址A讀數(shù)R執(zhí)行E讀DB讀CB

T5的前半周期，利用DB線讀第一操作數(shù)；

T5的后半周期，利用CB線讀第二操作數(shù)。④寫(xiě)單操作數(shù)操作

預(yù)取指P取指F譯碼D尋址A讀數(shù)R執(zhí)行E寫(xiě)EB在T6的后半周期，利用EB線寫(xiě)操作數(shù)。CPU訪問(wèn)DARAM會(huì)發(fā)生流水沖突的情況：

①同時(shí)從同一存儲(chǔ)塊中取指令和讀操作數(shù)；

②同時(shí)對(duì)同一存儲(chǔ)塊進(jìn)行寫(xiě)操作和讀第二操作數(shù)。

當(dāng)發(fā)生流水沖突時(shí)，CPU可通過(guò)寫(xiě)操作延遲一個(gè)周期，或通過(guò)插入一個(gè)空操作來(lái)解決流水線沖突。

例如：當(dāng)執(zhí)行下列程序發(fā)生時(shí)序沖突時(shí)，CPU能對(duì)取指自動(dòng)延遲一個(gè)周期。

LD*AR2+，A；AR2指向相同的DARAM塊

i2

；假定i2指令不訪問(wèn)DARAM

i3；假定i3指令不訪問(wèn)DARAM

i4PFDARELD*AR2+，A讀DBPFDAREi2讀PBPFDAREi3讀PBPFDAREi4讀PB第1條指令讀操作數(shù)i4指令取指操作發(fā)生時(shí)序沖突

LD*AR2+，Ai2

i3i4PFDARELD*AR2+，A讀DBPFDAREi2讀PBPFDAREi3讀PBPFDAREi4讀PB

LD*AR2+，Ai2

i3i4PFDARE空操作PFDAREi4讀PB3．單尋址存儲(chǔ)器和流水線TMS320C54x片內(nèi)有兩種形式的單尋址存儲(chǔ)器：●單尋址讀/寫(xiě)存儲(chǔ)器(SARAM)?！駟螌ぶ分蛔x存儲(chǔ)器(ROM或DROM)。4．流水線延時(shí)TMS320C54x流水線允許CPU多條指令同時(shí)訪問(wèn)CPU資源。由于CPU的資源是有限的，因此當(dāng)一個(gè)CPU資源同時(shí)被一個(gè)以上流水線級(jí)訪問(wèn)時(shí)，就會(huì)發(fā)生沖突。有些沖突可以由CPU通過(guò)延遲尋址的方法自動(dòng)消除，但有些沖突是不能防止的，需要由程序重新安排指令順序，或者插入NOP(空操作)指令加以解決。對(duì)于下列存儲(chǔ)器映像寄存器，如果在流水線中同時(shí)對(duì)它們尋址，就有可能發(fā)生不能消除的沖突：●輔助寄存器(AR0～AR7)；●重復(fù)塊長(zhǎng)度寄存器(BK)；●堆棧指針(SP)；●暫存器(T)；●處理器工作方式狀態(tài)寄存器(PMST)；●狀態(tài)寄存器(ST0和ST1)；●塊重復(fù)計(jì)數(shù)器(BRC)；●存儲(chǔ)器映像累加器(AG、AH、AL、BG、BH和BL)。5.3外部總線結(jié)構(gòu)5.3.1外部總線接口信號(hào)TMS320C54x具有很強(qiáng)的系統(tǒng)接口能力，其總線分為內(nèi)部總線和外部總線。TMS320C54x的內(nèi)部總線有1條PB，3條CB、DB和EB及4條PAB、CAB、DAB和EAB。片內(nèi)總線采用流水線結(jié)構(gòu)，可以允許CPU同時(shí)尋址這些總線。TMS320C54xDSP在片內(nèi)可實(shí)現(xiàn)一個(gè)周期內(nèi)6次操作。TMS320C54x的外部總線由數(shù)據(jù)總線(D0～D15)、地址總線(A0～A15)和控制總線(11條)組成(參見(jiàn)5.1節(jié))。其中，TMS320C548、TMS320C549具有23條地址總線。外部總線對(duì)外部存儲(chǔ)器的訪問(wèn)最快只能達(dá)到每周期進(jìn)行一次尋址。下面介紹控制信號(hào)的功能。5.3.2外部總線控制性能1．等待狀態(tài)發(fā)生器當(dāng)希望TMS320C54x與外部慢速器件相互接口時(shí)，必須要有等待狀態(tài)。在CPU讀/寫(xiě)外部存儲(chǔ)器或端口時(shí)，通過(guò)增加等待狀態(tài)，可以加長(zhǎng)CPU等待響應(yīng)的時(shí)間。具體地說(shuō)，對(duì)每個(gè)等待狀態(tài)，CPU等待一個(gè)附加的周期(一個(gè)CLKOUT周期)。TMS320C54x有兩種可選擇的等待狀態(tài)：●軟件可編程等待狀態(tài)發(fā)生器。利用它能夠產(chǎn)生0～7個(gè)等待狀態(tài)。●READY信號(hào)。利用該信號(hào)能夠由外部控制產(chǎn)生任何數(shù)量的等待狀態(tài)。1)軟件可編程等待狀態(tài)發(fā)生器軟件可編程等待狀態(tài)發(fā)生器能夠延遲外部總線最多至7個(gè)周期與外部存儲(chǔ)器或I/O設(shè)備接口。軟件可編程等待狀態(tài)發(fā)生器不需要任何外部硬件設(shè)備。軟件可編程等待狀態(tài)發(fā)生器的工作受到軟件等待狀態(tài)寄存器(SWWSR)的控制，它是一個(gè)16位的存儲(chǔ)器映像寄存器，在數(shù)據(jù)空間的地址為0028H。將程序空間和數(shù)據(jù)空間分成兩個(gè)32K字塊，I/O空間由一個(gè)64K字塊組成。這5個(gè)字塊空間在SWWSR中都相應(yīng)地有一個(gè)3位字段，用來(lái)定義各個(gè)空間插入等待狀態(tài)的數(shù)目。SWWSR的結(jié)構(gòu)如圖5-4所示。圖5-4SWWSR的結(jié)構(gòu)151412119865320保留XPA(僅TMS320C548)I/OHiDataLowDataHiProgLowProgRR/WR/WR/WR/WR/W上述SWWSR的各3位字段規(guī)定的插入等待狀態(tài)的最小數(shù)為0(不插入等待周期)，最大數(shù)為7(111B)。其中：LowProg：定義對(duì)0000H～7FFFH的程序空間訪問(wèn)時(shí)插入的等待狀態(tài)數(shù)。HiProg：定義對(duì)8000H～FFFFH的程序空間訪問(wèn)時(shí)插入的等待狀態(tài)數(shù)。

LowData：定義對(duì)0000H～7FFFH的數(shù)據(jù)空間訪問(wèn)時(shí)插入的等待狀態(tài)數(shù)。HiData：定義對(duì)8000H～FFFFH的數(shù)據(jù)空間訪問(wèn)時(shí)插入的等待狀態(tài)數(shù)。I/O：定義對(duì)0000H～FFFFH的I/O空間訪問(wèn)時(shí)插入的等待狀態(tài)數(shù)。

2)利用READY信號(hào)產(chǎn)生等待狀態(tài)TMS320C54x的系統(tǒng)有各種各樣，僅有軟件等待狀態(tài)是不夠的。如果外部器件要求插入7個(gè)以上的等待周期，則可以利用硬件READY線來(lái)接口。READY信號(hào)由外部慢速設(shè)備驅(qū)動(dòng)控制，對(duì)DSP來(lái)說(shuō)是輸入信號(hào)。當(dāng)READY信號(hào)為低電平時(shí)，表明外部設(shè)備尚未準(zhǔn)備好，TMS320C54x將等待一個(gè)CLKOUT周期，并再次校驗(yàn)READY信號(hào)；在READY信號(hào)變?yōu)楦唠娖街?，TMS320C54x將不能連續(xù)運(yùn)行，一直處于等待狀態(tài)。因此，如果不用READY信號(hào)，應(yīng)在外部訪問(wèn)期間將其上拉到高電平。2．分區(qū)轉(zhuǎn)換邏輯 可編程分區(qū)轉(zhuǎn)換邏輯允許TMS320C54x在外部存儲(chǔ)器分區(qū)之間切換時(shí)，不需要外部為存儲(chǔ)器插入等待狀態(tài)。當(dāng)跨越程序或數(shù)據(jù)空間內(nèi)部存儲(chǔ)器分區(qū)界線時(shí)，可編程分區(qū)轉(zhuǎn)換邏輯會(huì)自動(dòng)地插入一個(gè)周期，這個(gè)額外周期的作用是防止總線沖突，保證在其他設(shè)備驅(qū)動(dòng)總線之前，存儲(chǔ)器設(shè)備可以結(jié)束對(duì)總線的占用。存儲(chǔ)器塊的大小在塊切換控制存儲(chǔ)器(BSCR)中定義。

圖5-5BSCR的結(jié)NKCMPPS–DS保留位BHEXIOR/WR/W

R/WR/W分區(qū)轉(zhuǎn)換邏輯由分區(qū)轉(zhuǎn)換控制寄存器(BSCR)定義，它是一個(gè)16位的存儲(chǔ)器映像寄存器，在數(shù)據(jù)空間的地址為0029H。BSCR的結(jié)構(gòu)如圖5-5所示。 表5-2（略）列出了TMS320C54x分區(qū)轉(zhuǎn)換控制寄存器各字段功能的詳細(xì)說(shuō)明。5.3.3外部總線接口時(shí)序圖1．存儲(chǔ)器尋址定時(shí)圖圖5-6是存儲(chǔ)器讀—讀—寫(xiě)操作定時(shí)圖。在此圖中，雖然外部存儲(chǔ)器寫(xiě)操作要花兩個(gè)機(jī)器周期，但每次在同一分區(qū)中來(lái)回讀(保持低電平)都是單周期尋址。

圖5-6存儲(chǔ)器讀—讀—寫(xiě)操作定時(shí)圖圖5-7給出了存儲(chǔ)器寫(xiě)—寫(xiě)—讀操作定時(shí)圖。注意，圖中由低變高后，寫(xiě)操作的地址線和數(shù)據(jù)線繼續(xù)保持約一個(gè)半周期有效。每次存儲(chǔ)器寫(xiě)操作要花兩個(gè)機(jī)器周期，而緊跟其后的讀操作也要兩個(gè)機(jī)器周期。圖5-7存儲(chǔ)器寫(xiě)—寫(xiě)—讀操作定時(shí)圖2．I/O尋址定時(shí)圖對(duì)I/O設(shè)備讀/寫(xiě)操作要持續(xù)兩個(gè)機(jī)器周期，在此期間，地址線變化一般都發(fā)生在CLKOUT的下降沿(若