微機原理及應用習題庫硬件應用設計題

微機原理及應用微型計算機系統(tǒng)概述第一講和第二講0.20.81畫出微型計算機應用硬件基本組成框圖。微機原理及應用變量及偽指令第18講0.80.810設變量var1的邏輯地址為0100：0000，畫出下列語句定義的變量的存儲分配圖。VAR1DB12H,0A5H,18+20,50/3,0，－1VAR2DW12H,0VAR3DD12345678HVAR4DB‘ABC’DW‘AB’VAR5DB?,?VAR6DB4DUP(0FFH,?)VAR7DB3DUP(55H,2DUP(77H))微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.88CPU執(zhí)行一條指令的時間稱為指令周期。畫出一個基本總線周期時序。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810利用74LS373數(shù)據(jù)鎖存器設計系統(tǒng)地址總線A19～A0形成電路。解：根據(jù)AD15～AD0、A19/S6、A18/S5、A17/S4、A16/S3和ALE信號功能以及74LS373芯片引腳功能，設計的系統(tǒng)地址總線A19～A0形成電路如下圖所示。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810利用74LS245數(shù)據(jù)雙向緩沖器設計系統(tǒng)數(shù)據(jù)總線D15～D0形成電路。解：根據(jù)AD15～AD0、D0形成電路如下圖所示。和信號功能以及74LS245芯片引腳功能，設計的系統(tǒng)數(shù)據(jù)總線D15～微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810畫出8086CPU工作在最小方式時的系統(tǒng)總線讀時序圖。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810畫出8086CPU工作在最小方式時的系統(tǒng)總線寫時序圖。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810畫出8086CPU的和A0的不同組合狀態(tài)。操作A0使用的數(shù)據(jù)引腳讀或?qū)懪嫉刂返囊粋€字讀或?qū)懪嫉刂返囊粋€字節(jié)讀或?qū)懫娴刂返囊粋€字節(jié)讀或?qū)懫娴刂返囊粋€字0010AD15～AD0AD7～AD0AD15～AD8AD15～AD8(第1個總線周期放低位數(shù)據(jù)字節(jié))AD7～AD0011120(第2個總線周期放高位數(shù)據(jù)字節(jié))微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810畫出8086CPU工作在最大方式時的系統(tǒng)總線讀時序圖。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.810畫出8086CPU工作在最小方式時的系統(tǒng)總線寫時序圖。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.815畫出8086CPU工作在最小方式時的系統(tǒng)總線結(jié)構(gòu)。微機原理及應用總線結(jié)構(gòu)與時序第42~44講0.80.815畫出8086CPU工作在最大方式時的系統(tǒng)總線結(jié)構(gòu)。微機原理及應用存儲器設計第47~50講0.80.810說明計算機中內(nèi)存儲器的分類。微機原理及應用存儲器設計第47~50講0.80.810在8088CPU工作在最大方式組成的微機應用系統(tǒng)中，擴充設計8kB的SRAM電路，SRAM芯片用Intel6264。若分配給該SRAM的起始地址為62000H，片選信號（設計該SRAM存儲器的片選信號形成電路。）為低電平有效。請用全地址譯碼方法解：因為Intel6264的片容量為8k×8b(8kB)，因此只需要1片Intel6264存儲器芯片。由于Intel6264片內(nèi)地址線有13根，所以8088CPU系統(tǒng)地址總線的低13位A12～A0直接與Intel6264的片內(nèi)地址引腳A12～A0相連接，作片內(nèi)尋址，來選擇片內(nèi)具體的存儲單元。由于采用全地址譯碼，所以8088CPU系統(tǒng)地址總線的高7位A19～A13全部參加譯碼，其譯碼輸出作為存儲器芯片的片選信號域。。當有效時，對應的存儲器地址范圍為62000H～63FFFH連續(xù)的8kB存儲區(qū)微機原理及應用存儲器設計第47~50講0.80.810在8088CPU工作在最小方式組成的微機應用系統(tǒng)中，擴充設計8kB的SRAM電路，SRAM芯片用Intel6264。若分配給該SRAM的地址范圍為00000H～0FFFFH，片選信號（址譯碼方法設計該SRAM存儲器的片選信號形成電路。）為低電平有效。請用部分地解：因為Intel6264的片容量為8k×8b(8kB)，因此只需要1片Intel6264存儲器芯片。而題目給出的地址范圍為00000H～0FFFFH，共64kB，說明有8個地址重疊區(qū)，即采用部分地址譯碼時，有3條高位地址線（A15、A14和A13）不參加譯碼。由于8088CPU工作在最小方式，所以，片選信號（）形成電路如圖6.23所示。=0要參加譯碼。根據(jù)以上設計原則設計的SRAM存儲器的微機原理及應用存儲器設計第47~50講0.80.810在某8088微處理器系統(tǒng)中，需要用8片6264構(gòu)成一個64kB的存儲器。其地址分配在00000H~0FFFFH內(nèi)存空間，地址譯碼采用全譯碼方式，用74LS138作譯碼器，請畫出存儲器譯碼電路。解：根據(jù)題目已知條件和74LS138譯碼器的功能，設計的存儲器譯碼電路如下圖所示。圖中74LS138的每一個輸出端均與一塊6264芯片的片選端相連，8個輸出端分別選通1個8kB的存儲空間（即1個6264模塊），共占有64kB內(nèi)存空間。微機原理及應用存儲器設計第47~50講0.80.810利用74LS688設計譯碼電路，輸出端作為Intel62128SRAM的片選信號，分配給Intel62128的地址范圍為74000H~77FFFH。畫出8088CPU工作在最大方式下的譯碼電路。解：由于Intel62128為16kBSRAM，片內(nèi)尋址的地址引腳為14條，故片外尋址用于參加譯碼的地址線為A19~A14共6根。用74LS688進行譯碼時，將高位地址線A19~A14接在74LS688P邊的P5~P0，P邊多余的兩條線接到固定的高電平(也