2023年計(jì)算機(jī)組成原理大作業(yè)

計(jì)算機(jī)組成原理大作業(yè)院（系）:物聯(lián)網(wǎng)工程學(xué)院專業(yè):計(jì)算機(jī)科學(xué)與技術(shù)班級(jí):學(xué)號(hào):姓名:摘要1.計(jì)算機(jī)硬件系統(tǒng)：到目前為止,計(jì)算機(jī)仍沿用由馮.諾依曼一方面提出的基于總線的計(jì)算機(jī)硬件系統(tǒng)。其基本設(shè)計(jì)思想為：a.以二進(jìn)制形式表達(dá)指令和數(shù)據(jù)。b.程序和數(shù)據(jù)事先存放在存儲(chǔ)器中,計(jì)算機(jī)在工作時(shí)可以高速地從存儲(chǔ)器中取出指令加以執(zhí)行。c.由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等五大部件組成計(jì)算機(jī)硬件系統(tǒng)。2．計(jì)算機(jī)軟件系統(tǒng)：所謂軟件,就是為了管理、維護(hù)計(jì)算機(jī)以及為完畢用戶的某種特定任務(wù)而編寫(xiě)的各種程序的總和。計(jì)算機(jī)的工作就是運(yùn)營(yíng)程序,通過(guò)逐條的從存儲(chǔ)器中取出程序中的指令并執(zhí)行指令所規(guī)定的操作而實(shí)現(xiàn)某種特定的功能。微型計(jì)算機(jī)的軟件涉及系統(tǒng)軟件和用戶（應(yīng)用）軟件。關(guān)鍵詞:計(jì)算機(jī)系統(tǒng)硬件存儲(chǔ)器控制器運(yùn)算器軟件目錄摘要 2第一章總體設(shè)計(jì) 4問(wèn)題描述 4實(shí)驗(yàn)環(huán)境 4軟件介紹 4模塊介紹 4實(shí)驗(yàn)?zāi)康?5實(shí)驗(yàn)內(nèi)容 5第二章原理圖 6第三章管腳分配 7第四章微程序設(shè)計(jì) 81. alu_74181 82. romc 9第一章總體設(shè)計(jì)問(wèn)題描述從兩個(gè)ｒeｇ_７4244中分別取出兩數(shù)通過(guò)總線，各自分別到達(dá)兩個(gè)寄存器reg_74373，再由兩個(gè)寄存器到達(dá)運(yùn)算器aｌｕ_741８1,在運(yùn)算器里通過(guò)運(yùn)算得出結(jié)果,結(jié)果再由總線傳輸進(jìn)入此外的一個(gè)寄存器reｇ_７４373，輸出。實(shí)驗(yàn)環(huán)境軟件介紹ＩSＥ的全稱為InｔｅｇratｅdSoｆtwaｒｅEnvirｏnment,即“集成軟件環(huán)境”,是Xilinx公司的硬件設(shè)計(jì)工具。它可以完畢FPGＡ開(kāi)發(fā)的所有流程,涉及設(shè)計(jì)輸入、仿真、綜合、布局布線、生成BＩT文獻(xiàn)、配置以及在線調(diào)試等，功能非常強(qiáng)大。ISE除了功能完整，使用方便外,它的設(shè)計(jì)性能也非常好,拿ＩSE9.x來(lái)說(shuō)，其設(shè)計(jì)性能比其他解決方案平均快30%,它集成的時(shí)序收斂流程整合了增強(qiáng)性物理綜合優(yōu)化,提供最佳的時(shí)鐘布局、更好的封裝和時(shí)序收斂映射，從而獲得更高的設(shè)計(jì)性能。模塊介紹微程序控制器微程序控制器是一種控制器，同組合邏輯控制器相比較，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)，因而在計(jì)算機(jī)設(shè)計(jì)中逐漸取代了初期采用的組合邏輯控制器,并已被廣泛地應(yīng)用。在計(jì)算機(jī)系統(tǒng)中，微程序設(shè)計(jì)技術(shù)是運(yùn)用軟件方法來(lái)設(shè)計(jì)硬件的一門(mén)技術(shù)。微程序控制的基本思想,就是仿照通常的解題程序的方法,把操作控制信號(hào)編成所謂的“微指令”,存放到一個(gè)只讀存儲(chǔ)器里。當(dāng)機(jī)器運(yùn)營(yíng)時(shí),一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需要的各種操作控制信號(hào)，使相應(yīng)部件執(zhí)行所規(guī)定的操作。采用微程序控制方式的控制器稱為微程序控制器。所謂微程序控制方式是指微命令不是由組合邏輯電路產(chǎn)生的,而是由微指令譯碼產(chǎn)生。一條機(jī)器指令往往提成幾步執(zhí)行,將每一步操作所需的若干位命令以代碼形式編寫(xiě)在一條微指令中，若干條微指令組成一段微程序,相應(yīng)一條機(jī)器指令。在設(shè)計(jì)CPU時(shí),根據(jù)指令系統(tǒng)的需要，事先編制好各段微程序，且將它們存入一個(gè)專用存儲(chǔ)器(稱為控制存儲(chǔ)器)中。微程序控制器由指令寄存器IＲ、程序計(jì)數(shù)器ＰＣ、程序狀態(tài)字寄存器PSW、時(shí)序系統(tǒng)、控制存儲(chǔ)器CM、微指令寄存器以及微地址形成電路、微地址寄存器等部件組成。執(zhí)行指令時(shí)，從控制存儲(chǔ)器中找到相應(yīng)的微程序段,逐次取出微指令，送入微指令寄存器，譯碼后產(chǎn)生所需微命令，控制各步操作完畢。算術(shù)邏輯單元ＡＬＵ算術(shù)邏輯單元ＡＬU集成了各種算術(shù)運(yùn)算和邏輯運(yùn)算部件的功能，涉及加、減、乘、除等數(shù)值運(yùn)算、邏輯運(yùn)算、移位運(yùn)算等。把這些功能集成在一個(gè)邏輯部件ALU之中，使得ALU具有算術(shù)運(yùn)算和邏輯運(yùn)算功能。這種設(shè)計(jì)方法可以使得功能比較緊湊,簡(jiǎn)化對(duì)邏輯運(yùn)算部件和算術(shù)運(yùn)算部件的使用。同時(shí)還能最大限度的復(fù)用某些邏輯部件，從而減少邏輯電路的使用。某些解決器中,將ALＵ切分為兩部分，即算術(shù)單元(AU）與邏輯單元(LU)。某些解決器包含一個(gè)以上的AU，如,一個(gè)用來(lái)進(jìn)行定點(diǎn)操作,另一個(gè)進(jìn)行浮點(diǎn)操作。(個(gè)人計(jì)算機(jī)中,浮點(diǎn)操作有時(shí)由被稱為數(shù)字協(xié)解決器的浮點(diǎn)單元完畢）。通常而言，ＡLＵ具有對(duì)解決器控制器、內(nèi)存及輸入輸出設(shè)備的直接讀入讀出權(quán)限。輸入輸出是通過(guò)總線進(jìn)行的。輸入指令包含一個(gè)指令字,有時(shí)被稱為機(jī)器指令字,其中涉及操作碼，單個(gè)或多個(gè)操作數(shù),有時(shí)還會(huì)有格式碼;操作碼指示ＡLＵ機(jī)要執(zhí)行什么操作,在此操作中要執(zhí)行多少個(gè)操作數(shù)。比如，兩個(gè)操作數(shù)可以進(jìn)行比較，也可以進(jìn)行加法操作。格式碼可與操作碼結(jié)合,告知這是一個(gè)定點(diǎn)還是浮點(diǎn)指令；輸出涉及存放在存儲(chǔ)寄存器中的結(jié)果及顯示操作是否成功的設(shè)立。如操作失敗，則在機(jī)器狀態(tài)字中會(huì)有相應(yīng)的狀態(tài)顯示。實(shí)驗(yàn)?zāi)康模?通過(guò)控制器的微程序設(shè)計(jì),綜合理解計(jì)算機(jī)組成原理課程的核心知識(shí)并進(jìn)一步建立整機(jī)系統(tǒng)的概念。2.培養(yǎng)綜合實(shí)踐及獨(dú)立分析、解決問(wèn)題的能力。實(shí)驗(yàn)內(nèi)容整個(gè)過(guò)程由微程序控制，ａｌu_74181由四位改成八位，而rｏmc則由四位改為１1位,它們分別代表：oen1,oeｎ2,w1,w2,w3，gwe1,gwｅ2，gwｅ3,ｏen_n1,ｏen_n2,ｏen＿ｎ3。當(dāng)它們分別在相同時(shí)刻有效或無(wú)效時(shí),表達(dá)一條微指令,則在不同時(shí)刻有不同微指令,而這些微指令則組成了實(shí)現(xiàn)程序過(guò)程的指令，從而實(shí)現(xiàn)程序。第二章原理圖第三章管腳分派#＃#－--Atｌysｓｗitchinpｕｔ－－-－-－NET"S[3]＂ＬO(píng)C=P1２;#Ａｔlｙssw４ＮEＴ"S［２]"LOC＝Ｒ５;#Ａtlyssｗ５NET＂S[1]＂LＯＣ=T5;#Ａtlｙssw6NＥＴ＂Ｓ[0]＂LOＣ＝E4;#Ａtlyssw7###--－－EＥS261sｗitｃhｉｎｐut--－--－－NET"Ｍ"ＬO(píng)C＝"U11";＃ＳW20NＥT"C_n"LOC="R10";#SW1９NEＴ"rst＂LＯC="U1０";#SW18NET＂CＥ"LOＣ＝"R8＂;＃ＳＷ1７#NＥT"Din1[７]"LOC="M８";＃SW16NET"Dｉn1[6]"LOC="U８";#SW15ＮＥＴ"Dｉn1［5]＂LOC="U7";#ＳW14NEＴ"Ｄin１[４]"ＬO(píng)C="N７";#ＳＷ13#NET"Din１[３]"LＯC＝"Ｔ6＂;#SW12NET"Din1[２]"LＯC="R7＂;＃ＳW１1ＮEＴ＂Ｄin1[１]"LOＣ="N6＂;#SＷ10NEＴ"Ｄiｎ1［0]"ＬO(píng)C="U５";＃ＳW9#NET"Ｄin［７]"LＯC="V5＂；#SＷ8NEＴ"Din[６]＂LOC="P７"；＃SW7NET＂Ｄin［5]"LOC="T7";#SＷ6NET"Diｎ[4]"ＬO(píng)Ｃ＝"V6";#SW5#NET"Din[3］"LOC＝"P8";#SＷ4ＮＥＴ"Ｄin［２]"ＬO(píng)Ｃ＝＂V7＂；＃SW３NEＴ"Din[1]"ＬO(píng)C＝"Ｖ8＂；＃ＳW2ＮＥT"Dｉn[0]＂LOC=＂Ｎ8＂;#ＳW１#＃#-－－－EES261ledsoｕtput－－--ＮET"Qout＜0>"ＬO(píng)C=＂U16";＃LED1NＥＴ"Qouｔ<1>"LＯＣ="Ｕ１5"；#LED2ＮET"Qouｔ<2>"LOC="U１3"；＃LEＤ3NET"Qｏut<3>＂LOC=＂M１1"；#ＬED4NET"Qout<４>＂LOＣ="R１1＂；#LED5NEＴ"Qｏut＜5>"LＯC="T12";＃LED６NET＂Qoｕt<6>＂LＯC="N10";#LＥＤ7NET"Qｏut＜7>＂ＬO(píng)Ｃ=＂M10"；#LED８###－-－-ENＤ-－－－－-第四章微程序設(shè)計(jì)alu_74１81enｔiｔｙａlu_74１81_２iｓPｏrt（Ａ:iｎSTD_LOＧIC_VECTOR（７dｏwntｏ4);B:ｉnSTD_ＬＯＧIC_ＶECTOＲ(7downto4);S：iｎSTＤ＿LＯＧIC_VECTOR(3dｏｗｎtｏ0);M:inSTD_LOGIC;C＿n:iｎSＴＤ＿LOGIC;F:ouｔＳTＤ_LOGIＣ＿VECTOR(7downto４);C＿n_pｌuｓ4:outＳTD＿LOGIC）;ｅndalu_7４181_２;aｒchｉｔectuｒeBehaｖiｏrａlofalu_7418１_２issignaldata_o_lｏgic:STＤ_LＯＧIＣ＿ＶECTOＲ(3dowｎto０);ｓｉｇｎａldata_o＿ａrith:STD_LＯGIＣ_ＶECTOR(4ｄownto0);ｓignaldata_sｕb_tmp:STＤ_ＬO(píng)GIC_VECTＯR(4doｗnｔo０);siｇｎalC_n＿aritｈ:STD＿LＯGIC_VＥCＴO(shè)R(4downto０）;begｉn F<＝datａ_o＿ｌogｉcwｈenM＝＇１'else ?data_o_ａrｉth(3ｄoｗnto０);?-－ｃaｒrｙoｕt ?C_n_ｐlus4＜=noｔdatａ_ｏ＿arｉth(4）whenM＝'0'elｓｅ'1'; C＿n_aｒith<=＂0000＂&(notC＿ｎ);－－74181lｏgicoperａt(yī)iｏn?ｐrocess(Ａ,B,Ｓ,M) begｉn? ｃase(S）is? whｅn"000０"=>? ? data＿o_logic＜=notＡ;?? ｗｈｅn"0001"=>????data_o_lｏｇｉc＜=nｏt(ＡorB)； ?ｗhen"00１0"＝>? ?dａt(yī)a_o_logiｃ<=(noｔA）andB; ｗhen"0０11＂=＞?? ?ｄata_o_ｌｏgic<=（oｔｈers=>＇0＇)； ??wｈen"0100"=>? dａt(yī)a_o＿loｇiｃ<=not(AandB)；? wｈen"0101＂=> ? data_o_ｌoｇｉc＜=nｏtB; ??ｗhen"0１1０"=＞?? data＿o_ｌogic<=（AxorＢ);???wｈen"011１"=> ? ?data_ｏ＿ｌｏgic＜=Aand(notB）；? when＂1００0"=> data＿o_lｏgｉｃ<=(notA)ｏrB; ? wｈen"1001"=>? ? daｔa_o_logic<=（AxnorB）；? ?when"１010"=>??? dａt(yī)a_o＿logic<=B;? when＂1０11"＝＞ ?daｔa_o＿logic<＝AaｎｄB; ?wheｎ＂11００"=> data_o_logic<＝＂０0０1"; ?wheｎ"11０1"=>? ｄata_o_logiｃ<=Aor(ｎoｔＢ); ??ｗhｅｎ"1110"=> ? ?data＿ｏ_ｌｏgic<=ＡｏrB;???wheｎ"１１１1"=>?? ?ｄａt(yī)a_ｏ_logｉc<=A; whenothers=>????data_ｏ＿logic<=(ｏtｈeｒｓ=>＇0');? ｅnｄcase; endprｏceｓs;enｄBehavioral；romceｎtｉtｙrｏmｃiｓPｏrｔ(s０:inSTD_ＬO(píng)GIC; s1:inSTD＿ＬO(píng)GIC；? ?s2:iｎSTD＿LOGIC; ??s3：inSＴD_ＬO(píng)GＩC;?? oen1:outSTD_ＬO(píng)GＩＣ;oeｎ2:ｏutＳＴD_ＬO(píng)GIC；w1:outＳTＤ_ＬO(píng)GＩC;? ?w2:oｕｔSＴD_ＬO(píng)GIC;???ｗ3:oｕtSＴD＿LＯＧIC; ? gwe１:ｏutSＴD_LＯGＩＣ； gｗｅ2:ｏutSＴD_ＬO(píng)GIC;?? gwｅ3:outSTD_ＬＯＧIＣ; oen＿n1：outSＴD_ＬO(píng)ＧIC；?? ｏｅn_ｎ2:outSTＤ_LＯGIＣ;ｏｅn_n3：ｏutSＴD＿ＬO(píng)ＧIC ?）;e