一種通用衛(wèi)星通信調制解調模塊的設計

一種通用衛(wèi)星通信調制解調模塊的設計徐遠超【摘要】為了研制一種可供多種衛(wèi)星通信設備使用的基帶處理模塊,采用模塊化設計和數字化設計的方法，設計了一種通用的、寬帶數字調制解調模塊.該產品在一個通用的硬件平臺上實現(xiàn)了擴頻碼鐘為3~4Mc/s、信息速率為2.4-9.6kb/s的擴頻信號解調，以及信息速率為0.5~110Mb/s的寬帶信號BPSK、QPSK調制，根據速率和編譯碼方式及調制體制可配置為4種工作模式，且工作模式可通過監(jiān)控指令控制切換.經過工程應用表明，該模塊通過加載不同的FPGA程序,完全可以適應多個衛(wèi)星通信設備的基帶處理需求，是一個通用的產品.【期刊名稱】《通信技術》【年(卷)，期】2016(049)002【總頁數】5頁(P238-242)【關鍵詞】衛(wèi)星通信;數字調制解調;寬帶;通用【作者】徐遠超【作者單位】中國電子科技集團公司第十研究所，四川成都610036【正文語種】中文【中圖分類】TN914衛(wèi)星通信由于覆蓋范圍廣、可用頻段寬、便于機動、對通信距離不敏感等特點[1],近些年得到迅猛發(fā)展。隨著衛(wèi)星通信設備通用化及高速數據傳輸需求的提出，寬帶數字調制解調已經成為了發(fā)展的趨勢。采用數字調制解調，可以減少模擬器件的使用，提高產品的可靠性、穩(wěn)定性和靈活性；且可以在一個通用的硬件平臺上實現(xiàn)調制解調速率、編譯碼方式、調制解調體制等參數的任意組合，進而減少重復設計，縮短產品的生產研發(fā)周期，降低成本。本文主要介紹一種衛(wèi)星通信數字解調及寬帶調制模塊。該模塊主要用于衛(wèi)星通信中，包含前向解調和返向調制兩部分，前向遙控解調完成前向信號的捕獲、跟蹤、譯碼等功能，最后輸出解調數據；而返向調制主要完成載荷數據的組幀、編碼、調制等功能，輸出L頻段中頻信號。主要參數如下：實現(xiàn)方式：FPGA+外圍電路。中頻頻率：接收70MHz，發(fā)射L頻段。信息速率：接收2.4~9.6kb/s，發(fā)射0.5~110Mb/s。⑷調制方式：接收BPSK(擴頻)，發(fā)射BPSK、QPSK。(5)工作模式：4種。4種工作模式對應的接收和發(fā)射的速率、擴頻碼及碼鐘、調制方式都可任意配置，工作時通過動態(tài)加載4種軟件，并對相關軟件模塊的參數進行設置。調制部分除了D/A變換、低通濾波和正交調制等必須使用的模擬器件外，所有的數字邏輯包括數據接口、組幀、信道編碼、成型濾波、符號映射等都由FPGA實現(xiàn)。工作模式由軟件控制，因此配置非常靈活。帶寬變化時，F(xiàn)PGA內部程序及低通濾波器組件控制參數要相應變化。調制部分原理見圖1。信道編碼包括卷積編碼、RS編碼和LDPC編碼，由外部指令控制編碼方式選擇。對信息速率10Mb/s以下采取了系數0.3的根升余弦成型濾波，由FPGA實現(xiàn)。高速的信息速率由于內插采樣率要求較高，未成型濾波。中頻輸出功率可通過指令調整，調整范圍為-30~0dBm，步進1dB。為了支持常用的中頻頻率，調制器設計為本振信號由外卜部輸入，在電路板設計時考慮L頻段的適應性。因此，只需要更改本振信號的頻率即可實現(xiàn)發(fā)射中頻頻率的調整。在尺寸、重量、功耗允許的情況下，該模塊上還可以加一個頻綜，產生工作需要的時鐘和本振信號。A/D采樣后的信號處理算法全部由FPGA實現(xiàn)，A/D采樣信號經正交數字下變頻，擴頻碼捕獲跟蹤、載波捕獲跟蹤、解擴解調和譯碼，輸出數據?？芍С?Mc/s擴頻信號(最高9.6kb/s數據速率)解擴解調。數據速率分檔可設置。解調部分原理框見圖2。硬件電路采用FPGA+外圍電路的結構。工作模式(包括解調速率、調制速率、調制方式等)切換通過RS422串口設置。圖3中，監(jiān)控接口為全雙工RS422異步接口，數據接口為LVDS接口；看門狗完成FPGA軟件動態(tài)加載的看門狗功能。根據全數字解調的需求，A/D采樣后的信號處理算法在FPGA中實現(xiàn)，擴頻解調信號處理算法對資源需求大，選擇了Xilinx資源多的XC5VLX220芯片。利用帶通采樣定理［3］選擇A/D采樣率，A/D支持105Ms/s采樣率。A/D前端還有AGC芯片，使模塊能支持0dBm…30dBm動態(tài)范圍的信號接收。D/A采用了MAXIM公司的16-bit寬帶D/A芯片，支持500Ms/s采樣率，采用雙路D/A。⑶為了適應信息速率跨度從500kb/s到110Mb/s的調制，采用了模擬正交調制的方式，外卜部輸入本振，實現(xiàn)L頻段中頻的調制?？煽貫V波器組件根據0.500-110Mb/s速率實際的信號帶寬分檔設計共用，I、Q雙路，共6檔，可根據TTL控制信號選擇濾波器，從而改變帶寬?？烧{衰減器動態(tài)范圍31dB,1dB可調。電源獨立，模擬電源和數字電源分開，具有過流保護和故障隔離功能。模擬電路需進行屏蔽。根據需求配置各種工作模式的調制解調速率、編譯碼方式，編譯生成文件燒寫在FLASH中，各模式通過動態(tài)加載重構。FPGA芯片最高運行時鐘240MHz，模擬器件工作在L頻段，PCB設計采用高速設計規(guī)范。調制、解調電路布局合理，數字、模擬布局合理，以減少相互之間的干擾。易于測試，留有足夠的LVTTL測試接口。FPGA軟件采用模塊化設計，所有的數字邏輯和信號處理算法均由一片F(xiàn)PGA(XC5VLX220)完成，主要包括調制軟件、解調軟件、接口控制軟件。調制軟件設計如圖4中所示。調制軟件主要由信道編碼、交織、調制等功能模塊組成。對用戶數據進行組幀后的數據由LVDS接口輸入，經RS編碼、交織、加擾、卷積編碼然后進行BPSK/SQPSK符號映射，符號映射的數據經過成型濾波(10Mb/s以下的信號)，輸出I、Q信號到D/A，D/A輸出I、Q兩路模擬信號到可控濾波器組，可控濾波器組輸出I、Q兩路數據到I、Q調制器調制到L頻段中頻，再經可調衰減器，實現(xiàn)輸出電平1dB步進。解調軟件主要包含擴頻碼捕獲跟蹤、數字下變頻、載波捕獲跟蹤、定時同步、幀同步、信噪比估計等功能模塊。解調軟件設計框圖如圖2所示。輸入70MHz中頻信號經AGC放大器和ADC模數轉換器后送入載波捕獲跟蹤環(huán)，經過與載波NCO混頻完成正交數字下變頻后，把I/Q信號輸入偽碼捕獲跟蹤環(huán)路，當偽碼捕獲跟蹤以后，把偽碼再送回載波捕獲跟蹤環(huán)進行解擴，經過ID濾波器、鑒相和環(huán)路濾波后，送出誤差信號至載波NCO,控制載波NCO的輸出頻率，完成載波的捕獲跟蹤。另一方面把環(huán)路ID濾波后的I/Q數據送至位同步環(huán)，位同步環(huán)同步后把位同步信號送回載波捕獲跟蹤環(huán)，進行前向遙控數據的解調，經譯碼等過程后輸出數據。當載波環(huán)路沒有鎖定時，采用非相干AGC,通過輸入信號的幅度檢測輸出相應的控制電壓到AGC,使輸入電平滿足環(huán)路鎖定的要求，當環(huán)路鎖定后，自動切換到相干AGC,相干控制信息由載波環(huán)路的I/Q支路提取，根據幅度信息輸出相應的控制電壓到AGC，使送至環(huán)路的有用信號幅度基本一致，獲得最佳的解調性能。采樣頻率的選取中頻載波頻率為70MHz，信號所占帶寬為7MHz左右，根據帶通采樣原理，利用帶通采樣可以大大降低采樣頻率，同時還可以實現(xiàn)頻譜下搬移。為了確保采樣后不發(fā)生信號頻譜混疊，采樣頻率fs、信號最高頻率fh、最低頻率fl和信號帶寬fw必須滿足以下條件，當采樣頻率介于兩倍帶寬和兩倍信號最高頻率之間時，采樣頻率需滿足：由式(2)可以算出2<k<10，可以取k=3，即得到不產生頻譜混疊的采樣頻率為49MHz<fs<66.5MHz，因此選取帶通采樣的采樣頻率fs=60MHz,70MHz的中頻信號經ADC采樣后信號頻譜被搬移到10MHz附近。擴頻碼捕獲跟蹤環(huán)目前，直擴系統(tǒng)擴頻碼相位的捕獲方法很多，根據實現(xiàn)結構可分為串行捕獲、并行捕獲及串并結合的混合捕獲；根據處理域可分為頻域捕獲、時域捕獲；根據解擴運算方法可分為基于相關器的捕獲和基于匹配濾波器的捕獲。所有捕獲方法的基本原理都是先將接收的擴頻信號與本地擴頻序列相關，以衡量信號間的相似程度，并將相關的結果與設定的門限值比較，以確定兩個擴頻信號是否處于同步狀態(tài)。若是，則開始跟蹤，若不是，則繼續(xù)捕獲：在不確定區(qū)域內改變本地擴頻序列的相位或頻率，再次與接收擴頻信號相關，直至在整個不確定度范圍內捕獲到接收擴頻信號的相位為止。由于多普勒頻移不確定度的存在，對擴頻碼相位的捕獲過程是一個在時間域和頻率域同時進行的二維搜索過程。時域上是時間上的不確定性帶來的碼元搜索，頻域上是載波多普勒頻移弓I起的頻率搜索。對擴頻碼相位的搜索是利用擴頻碼的相關性通過大量的相關運算完成的，而對多普勒頻移的搜索則是將整個頻率不確定范圍分為許多個頻率區(qū)間依次或者并行搜索完成。本設計方案通過采用數字匹配濾波器在時域完成快速相關運算，同時在頻域上對多普勒頻率的峰值進行門限判決，從而巧妙地將二維搜索轉化為只有碼元搜索的一維搜索。相對于傳統(tǒng)的方法（例如非相干積分方法）而言其在性能上具有更大的優(yōu)越性，完成技術指標要求的時間硬件資源大大減少?；驹砣缦拢喝绻邮諗祿c本地PN碼相位對準了的話，它們的M個分段相關值實際上可認為是頻率等于多普勒頻移的正弦波的M個采樣值。將求得的M段相關結果相同位置上的相關值取出來構成一個新的M點序列，然后對其作FFT變換，如果在頻域上有數值超過了設定門限值，則可判定碼相位的搜索已經完成，且該數值對應的頻率值就是多普勒頻移的值，即頻域上的搜索也同時完成了。如果N個M點的FFT中有超過門限的峰值出現(xiàn)則停止搜索，否則一次N點的搜索結束，將參與運算的M段本地PN碼的最早的一段（N個采樣值）溢出，新的一段（N個采樣值）移進來，開始新一輪的搜索，直到有超過門限的數值出現(xiàn)，否則將繼續(xù)在整個不確定度范圍內對本地PN碼進行搜索。本方案中所使用的擴頻碼捕獲算法為分段相關快速捕獲算法，即利用數字匹配濾波技術和分段平均功率譜估計進行偽碼相位的捕獲，軟件實現(xiàn)主要分為以下模塊：數據存儲準備模塊、本地擴頻碼產生模塊、相關運算模塊和相干積分模塊。為了克服多普勒變化率大對頻率槽設置帶來的影響，在數據準備模塊中，我們先直接存儲A/D采樣數據（8倍采樣率），再下變頻到相應頻率槽的中心頻率，這樣可以利用頻率槽的串行搜索完成捕獲，減輕硬件資源上的壓力。原理框圖如5所示。擴頻碼的跟蹤采用延遲鎖定環(huán)（DLL），它是利用擴頻碼優(yōu)良的自相關特性，產生誤差信號電壓控制本地擴頻碼鐘頻率，使本地擴頻碼跟蹤或鎖定于接收擴頻碼。延遲鎖定環(huán)分為單△環(huán)和雙△環(huán)。由于單△環(huán)相位抖動小，跟蹤精度高，該軟件設計時采用單△環(huán)。c）載波捕獲跟蹤環(huán)載波捕獲跟蹤環(huán)由Costas環(huán)實現(xiàn)，主要包括相位檢測器、壓控振蕩器和環(huán)路濾波器［4］。同時采用FFT頻率輔助捕獲措施，它的主要原理為通過FFT算法估算輸入信號與NCO中心頻率的差值，然后把差值變換成頻率控制字后對NCO的頻率控制字進行預置，使輸入信號的頻率處于環(huán)路的快捕帶內，從而實現(xiàn)環(huán)路的快速捕獲。環(huán)路濾波器采用成熟的二階環(huán)結構。d）定時同步定時同步環(huán)接收載波解調costas環(huán)的I、Q雙通道數據，完成定時同步信號的提取，選取得到廣泛應用的早晚門型，它是一種較易實現(xiàn)的近似最佳同步環(huán)路，它的等效鑒相器有兩個積分取樣電路，分別稱為早積分和晚積分。它們的取樣和清除脈沖由DCO經時序產生器提供。在定時同步環(huán)中，DCO輸出的時鐘驅動時序產生器產生早、晚兩個選通信號，早門選通信號比輸入的信息碼滯后1/4碼元寬度，晚門選通信號比輸入信息碼超前1/4碼元寬度。這兩個選通信號分別控制輸入信號在早門積分器和晚門積分器中的積分，其積分區(qū)域均等于一個碼元持續(xù)時間。在一個積分區(qū)域內，積分器對輸入信號積分4次。在選通信號的起始時刻對積分器前一積分區(qū)域內的積分值進行取樣，同時將積分器清零開始下一次積分。對取樣的積分值求模，并將晚門積分器和早門積分器的積分值的模相減，即可獲得DCO輸出時鐘與輸入碼元跳變沿的時間誤差，此誤差信號經環(huán)路濾波器濾波后用來調整DCO的相位。達到定時同步后，DCO輸出的本地時鐘和輸入信息碼元在時序上達到一致，早門和晚門積分器的積分取樣值的模趨近相等，輸出誤差信號趨近為零。誤差信號計算公式為：e）譯碼前向接收只有viterbi譯碼，采用成熟的IPcore實現(xiàn)。f）軟件動態(tài)加載為了保持模塊的通用性，盡可能的兼容多種編碼方式和調制方式，設計時FPGA軟件采用ICAP動態(tài)加載方式，軟件固件存儲在大容量FLASH中，支持4個版本的動態(tài)加載，每個版本可以作為一種工作模式，都可以控制接收速率、發(fā)射速率及電平等；初始加電時，默認加載一個版本，其它幾個版本可分別通過外部指令控制加載到FPGA中，各版本分時使用。因此，該模塊可以靈活的作為通用模塊使用。接口軟件主要包括LVDS接口高速數據的接收、數據發(fā)送，以及RS422串口監(jiān)控軟件。這些都是成熟的技術，不在此展開敘述。a）調制性能1）矢量調制誤差（EVM）:<5%;2）雜波：<-60dBc；3）諧波：<-40dBc;4）輸出電平：0dBm~-30dBm。b）解調性能5）解調門限：Eb/N0=7dB時，BER